数字电子技术基础PPT第5章锁存器与触发器.ppt

《数字电子技术基础PPT第5章锁存器与触发器.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础PPT第5章锁存器与触发器.ppt（66页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第5章章锁存器与触发器锁存器与触发器锁锁存存器器与与触触发发器器是是具具有有数数据据记记忆忆功功能能的的数数字字电电路路单单元元，是是时时序序电电路路的的基基本本部部件件。本本章章首首先先介介绍绍锁锁存存器器，然然后后顺顺序序介介绍绍SR触触发发器器、D触触发发器器、JK触触发发器器、触触发器的电特性和触发器的应用。发器的电特性和触发器的应用。5.1 概述概述锁锁存存器器与与触触发发器器都都是是具具有有记记忆忆功功能能的的数数字字电电路路单单元元，无无论论锁锁存存器器还还是是触触发发器器都都有有0和和1两两个个输输出出状状态态，都都有有控控制制输输出出状状态态的的输输入入端端，但但只只有有触

2、触发发器器有有使使能能输出状态变化的触发端。输出状态变化的触发端。驱驱动动信信号号：加加在在锁锁存存器器或或触触发发器器输输入入端端，使使其其输输出出状状态态改改变变的的信信号号，又又称称激激励信号。为叙述方便，有时也简称输入信号。励信号。为叙述方便，有时也简称输入信号。初态：常用初态：常用Qn或或Q表示，指触发器原有的状态，又称现态。表示，指触发器原有的状态，又称现态。新新状状态态：常常用用Qn+1或或Q*表表示示，指指由由驱驱动动信信号号与与现现态态Qn共共同同决决定定的的触触发发器器的的新新状态，又称次态。状态，又称次态。若若通通过过输输入入端端加加入入驱驱动动信信号号使使锁锁存存器器或

3、或触触发发器器的的新新状状态态为为1，则则可可以以说说存存储储了了1；若若通通过过输输入入端端加加入入驱驱动动信信号号使使锁锁存存器器或或触触发发器器的的新新状状态态为为0，则则说说存存储储了了0。有有时时锁锁存存器器和和触触发发器器这这两两个个名名词词可可以以互互换换使使用用，因因为为它它们们都都可可以以存存储储二二进进制制信信号号，但但是是二二者者有有区区别别，主主要要表表现现在在锁锁存存器器的的输输入入信信号号直直接接影影响响输输出出；触触发发器器具具有有触触发发端端，利利用用电电平平、脉脉冲冲或或脉脉冲冲边边沿沿控控制制输输入入信信号号，进进而而影响输出。影响输出。锁存器主要有锁存器主

4、要有SR型。型。触触发发器器主主要要有有四四种种类类型型：SR型型触触发发器器，D型型触触发发器器，JK型型触触发发器器和和T型触发器。型触发器。触发器按触发方式又可分为电平、脉冲和边沿三种。触发器按触发方式又可分为电平、脉冲和边沿三种。电电平平触触发发方方式式的的特特点点是是在在整整个个触触发发电电平平有有效效期期间间，输输入入信信号号可可以以控控制制触发器的输出状态。触发器的输出状态。脉脉冲冲触触发发方方式式的的触触发发器器采采用用主主从从结结构构，其其特特点点是是在在主主触触发发器器的的触触发发电电平有效时，接收输入信号；在从触发器的触发电平有效时，改变输出状态。平有效时，接收输入信号；

5、在从触发器的触发电平有效时，改变输出状态。边边沿沿触触发发器器触触发发的的特特点点是是触触发发器器状状态态的的改改变变在在触触发发脉脉冲冲的的上上升升沿沿或或下下降沿，输入信号只要保持很短时间就可以。降沿，输入信号只要保持很短时间就可以。5.2 锁存器锁存器在在组组合合电电路路中中，输输入入信信号号一一旦旦消消失失，输输出出信信号号也也就就跟跟着着消消失失了了，而而锁锁存存器器的的输输入入信信号号一一旦旦出出现现，输输出出信信号号不不仅仅出出现现，而而且且在在输输入入信信号号消消失失之之后后仍然存在。仍然存在。5.2.1三极管组成的三极管组成的SR双稳态电路双稳态电路三极管组成的三极管组成的S

6、R双稳态电路如图双稳态电路如图5-1所示。所示。初始状态：在电路上电后，由于两个非门电路参数不对称，例如，初始状态：在电路上电后，由于两个非门电路参数不对称，例如，T2管截止，使输出管截止，使输出Q点电位接近点电位接近5V；TI管饱和，使点的电位接近于管饱和，使点的电位接近于0.3V。这。这时，双稳态电路进入稳态时，双稳态电路进入稳态1，=0，Q=1。双双稳稳态态电电路路置置0：若若这这时时在在R端端加加高高电电平平，并并使使S端端电电位位为为低低电电平平，则则使使T2管管饱饱和和，Q=0，连连接接T1管管基基极极的的反反馈馈电电路路使使T1管管截截止止，=1；由由于于连连接接T2管管基基极极

7、的的反反馈馈电电路路维维持持T2饱饱和和，所所以以在在R端脉冲返回低电平后，仍能维持端脉冲返回低电平后，仍能维持Q=0。双稳态电路置双稳态电路置1：若这时在：若这时在S端加高电平，端加高电平，R端电位为低电平，则使端电位为低电平，则使T1管饱和，使管饱和，使=0，连接，连接T2的反馈电路使的反馈电路使T2管截止，管截止，Q=1。由于连接。由于连接T1管基极的反馈电路维持管基极的反馈电路维持T1饱和，所以在饱和，所以在S端脉冲返回低电平后，仍能端脉冲返回低电平后，仍能维持维持=0。5.2.2或非门组成的或非门组成的SR锁存器锁存器图图5.3是或非门组成的是或非门组成的SR锁存锁存器逻辑电路图与图

8、形符号。器逻辑电路图与图形符号。上电初始状态：若输入信号上电初始状态：若输入信号R=S=0时锁存器上电，由于两个或非门电路参时锁存器上电，由于两个或非门电路参数不同，两个或非门通过竞争，结果总有一个或非门输出为数不同，两个或非门通过竞争，结果总有一个或非门输出为1，另外一个或，另外一个或非门输出为非门输出为0。由特性表，考虑约束条件，可以做出如图由特性表，考虑约束条件，可以做出如图5-4所示的所示的Q端次态卡诺图。端次态卡诺图。由卡诺图，可得到或非门由卡诺图，可得到或非门SR锁存器特性方程为：锁存器特性方程为：具有约束条件：由特性方程可作出图由特性方程可作出图5-5所示的状态图。所示的状态图。

9、在给定S、R时序波形时的或非门SR锁存器Q端动作时序如图5-6所示。5.2.3与与非非门门组组成成的的SR锁锁存器存器与非门组成的与非门组成的SR锁锁存器见图存器见图5-7。与前述或。与前述或非门组成的非门组成的SR锁存器的锁存器的差别是与非门组成的锁存差别是与非门组成的锁存器的输入信号是低电平有器的输入信号是低电平有效。效。由次态卡诺图得到如下特性方程：具有约束条件 由次态卡诺图得到如下特性方程：具有约束条件 由特性方程可得到图5-9所示的状态图 图5-10 与非门组成的SR锁存器动作时序图【例【例5-1】试使用试使用SR锁存器设计消除机械开关弹跳影响的电路。锁存器设计消除机械开关弹跳影响的

10、电路。解解：图图5-12所所示示电电路路是是常常用用来来消消除除机机械械开开关关弹弹跳跳影影响响的的电电路路。机机械械开开关关在在接接点点紧紧密密接接触触前前，会会发发生生多多次次的的弹弹跳跳，虽虽然然弹弹跳跳的的时时间间很很短短，但但是是会会产产生生断续的电压信号。断续的电压信号。图图5-12（b）所示的电路可以有效地消除接点弹跳的影响。）所示的电路可以有效地消除接点弹跳的影响。图5-12 消除开关弹跳影响的原理与电路 74LS279是四与非门是四与非门SR锁存器，其中的两个锁存器具有锁存器，其中的两个锁存器具有2个置位输入端。个置位输入端。置位和复位输入都是低电平有效。该锁存器只输出置位和

11、复位输入都是低电平有效。该锁存器只输出Q端信号。端信号。74LS279的符号如图5-11所示5.3 SR触发器触发器 SR锁锁存存器器的的输输入入端端信信号号能能直直接接对对输输出出产产生生影影响响，而而实实际际工工作作中中，常常常常要要求求锁锁存存器器按按一一定定的的时时间间节节拍拍进进行行工工作作，这这就就需需要要用用一一个个控控制制端端进进行行同同步步控控制制，这个控制端一般被称为触发端或门控端。具有触发端的锁存器称为触发器。这个控制端一般被称为触发端或门控端。具有触发端的锁存器称为触发器。带触发端的带触发端的SR锁存器电路如图锁存器电路如图5-13所示所示.图图5-13电平触发电平触发

12、SR触发器触发器 当触发信号当触发信号C为为1时，时，S、R信号可以通过信号可以通过G3、G4门，这时门，这时SR触发器的功能同触发器的功能同或非门结构的或非门结构的SR锁存器，而触发信号锁存器，而触发信号C为为0时，时，S、R信号被封锁。信号被封锁。约束条件 约束条件 电平触发SR触发器的状态图如图5-15所示。图5-16 电平触发SR触发器动作时序图 5.4 D触发器触发器5.4.1电平触发电平触发D触发器触发器对电平触发对电平触发SR触发器稍加改动，就形成了图触发器稍加改动，就形成了图5-17所示的电平触发所示的电平触发D触发器触发器由图看出，在触发信号由图看出，在触发信号C为低电平时，

13、为低电平时，G3与与G4两门被封锁输出高电平，触两门被封锁输出高电平，触发器输出保持不变。当触发信号发器输出保持不变。当触发信号C为高电平时，为高电平时，D信号控制触发器输出，信号控制触发器输出，由图看出，在触发信号由图看出，在触发信号C为低电平时，为低电平时，G3与与G4两门被封锁输出高电平，触两门被封锁输出高电平，触发器输出保持不变。当触发信号发器输出保持不变。当触发信号C为高电平时，为高电平时，D信号控制触发器输出，信号控制触发器输出，74LS75是电平触发是电平触发D触发器。该器件内部具有触发器。该器件内部具有4个个D触发器，每两个触发器，每两个D触发触发器共用一个电平触发信号，该电路

14、的符号如图器共用一个电平触发信号，该电路的符号如图5-19所示，功能如表所示，功能如表5-7所示。所示。由由74LS75的电路图可知，当触发信号的电路图可知，当触发信号C=1时，时，G3门解除封锁，门解除封锁，D端信号可端信号可以随时控制输出以随时控制输出Q的状态；当触发信号的状态；当触发信号C=1时封锁时封锁G4门，使门，使G2门输出到门输出到G4门输入的反馈线失效。当门输入的反馈线失效。当C=0时，封锁时，封锁G3门，使门，使D信号失去作用；同时使信号失去作用；同时使G4门解除封锁，门解除封锁，G2门输出到门输出到G4门输入的反馈线起作用，使触发器保持门输入的反馈线起作用，使触发器保持Q的

15、状态。的状态。【例例5-2】试试设设计计一一个个输输入入09数数字字的的按按键键电电路路，要要求求对对按按键键信信号号锁锁存存并并显显示。示。解：解：按照题目要求，使用按照题目要求，使用74LS147进行进行09数字按键编码，使用四数字按键编码，使用四D锁存器锁存器74LS75锁存按键信号，并使用锁存按键信号，并使用BCD-7段译码器段译码器74LS247译码，推动共阳极译码，推动共阳极数码管显示。所设计电路如图数码管显示。所设计电路如图5-20所示。所示。图5-20 按键锁存译码显示电路 5.4.2边沿触发的维阻结构边沿触发的维阻结构D触发器触发器1边沿触发的维阻结构边沿触发的维阻结构D触发

16、器工作原理触发器工作原理边沿触发的维阻结构边沿触发的维阻结构D触发器原理图与符号图如图触发器原理图与符号图如图5-21所示。所示。该触发器的触发引脚连接时钟信号该触发器的触发引脚连接时钟信号CLK（Clock），），CLK的上升沿触的上升沿触发该触发器，使触发器输出状态变化。时钟信号也常用发该触发器，使触发器输出状态变化。时钟信号也常用CP（ClockPulse）表示。）表示。=图5-21 边沿触发的维阻结构D触发器 2触发器的异步置位、复位端触发器的异步置位、复位端触触发发器器的的异异步步输输入入端端直直接接影影响响触触发发器器输输出出而而与与CLK脉脉冲冲没没有有关关系系，通通常常异异步步

17、输输入入端端是是置置位位端端（标标记记为为PRE、或或SET）和和复复位位端端（标标记记为为CLR、或或RESET），在有效电平时，使触发器异步置位或是复位。），在有效电平时，使触发器异步置位或是复位。图5-22 具有异步置位和复位端的边沿触发双D触发器74LS74逻辑图与引脚排列图 图5-23 触发器74LS74组成的2分频电路与波形*5.4.3 基于CMOS传输门的D触发器（自己看）图5-24所示的是基于CMOS传输门的D触发器。5.4.4D触发器的特性方程与状态图触发器的特性方程与状态图从从前前面面所所述述的的D触触发发器器特特性性表表，可可以以得得到到图图5-25所所示示的的D触触发发

18、器器次次态态卡卡诺图。诺图。由由D触发器的次态卡诺图，可以得到如下的触发器的次态卡诺图，可以得到如下的D触发器特性方程：触发器特性方程：5.5.1脉冲触发的脉冲触发的JK触发器触发器脉冲触发的脉冲触发的JK触发器如图触发器如图5-27所示。所示。该该触触发发器器具具有有Q到到G8门门和和到到G7门门的的反反馈馈线线，正正是是这这两两条条反反馈馈线线，使使JK触发器消除了关于触发器消除了关于J、K输入信号的约束条件。输入信号的约束条件。给定J、K信号时序波形下的脉冲触发的JK触发器时序如图5-28所示 表5-9 脉冲触发的JK触发器的特性表 5.5.2边沿触发的边沿触发的JK触发器触发器1基于时

19、钟边沿检测的边沿触发基于时钟边沿检测的边沿触发JK触发器触发器（1）工作原理）工作原理基于时钟边沿检测的基于时钟边沿检测的JK边沿触发器如图边沿触发器如图5-29所示。所示。图中G1、G3两个门组成J端时钟边沿触发电路，G2、G4两个门组成K端时钟边沿触发电路。图中G1、G3两个门组成J端时钟边沿触发电路，G2、G4两个门组成K端时钟边沿触发电路。*（2）集成触发器）集成触发器74LS73（自己看）图图5-31所示的是集成所示的是集成JK触发器触发器74LS73的逻辑电路与逻辑符号图，该触的逻辑电路与逻辑符号图，该触发器就是具有时钟边沿检测电路的下降沿触发发器就是具有时钟边沿检测电路的下降沿触

20、发JK触发器，其触发电路与图触发器，其触发电路与图5-30所示的时钟边沿触发电路基本相同（只是增加了两对受触发器输出端所示的时钟边沿触发电路基本相同（只是增加了两对受触发器输出端控制的与门控制的与门G3、G4和和G5、G6）。）。*2边沿触发的维阻结构JK触发器（自己看）边沿触发的维阻结构JK触发器如图5-32所示。图5-33 给定J、K信号时序波形下的边沿触发JK触发器时序图5.5.3JK触发器的特性方程与状态图触发器的特性方程与状态图从从前前面面所所述述的的JK触触发发器器特特性性表表，可可以以得得到到图图5-34所所示示的的JK触触发发器器次次态态卡卡诺诺图。图。由由JK触发器的次态卡诺

21、图，可以得到如下的触发器的次态卡诺图，可以得到如下的JK触发器特性方程：触发器特性方程：5.6 T触发器触发器使使用用JK触触发发器器可可以以很很容容易易组组成成T触触发发器器。所所谓谓T触触发发器器就就是是有有一一个个控控制制信信号号T，当当T信信号号为为1时时，触触发发器器在在时时钟钟脉脉冲冲的的作作用用下下不不断断地地翻翻转转，而而当当T信号为信号为0时，触发器状态保持不变。时，触发器状态保持不变。（2）T触发器特性方程触发器特性方程由特性表，得到由特性表，得到T触发器特性方程如下：触发器特性方程如下：5.7 触发器的电特性（触发器的电特性（PDF）使用触发器过程中不仅要掌握其功能特性，

22、还要注重其电气特性。使用触发器过程中不仅要掌握其功能特性，还要注重其电气特性。5.7.174LS74的电特性的电特性2推荐工作条件3静态电特性 4开关特性5.7.2 74HC74的电特性(见PDF文件）74HC74是基于CMOS传输门的双D触发器，下面介绍该触发器的电特性。图5-39 74HC74的交流参数示意图 5.8 锁存器与触发器电路分析锁存器与触发器电路分析分析步骤：分析步骤：确认锁存器、触发器的类型、动作特点。确认锁存器、触发器的类型、动作特点。写出锁存器、触发器电路输出端的逻辑函数式。写出锁存器、触发器电路输出端的逻辑函数式。写出锁存器、触发器输入端（写出锁存器、触发器输入端（R-

23、S、D、J-K）的逻辑函数式。）的逻辑函数式。写出触发器异步输入端（写出触发器异步输入端（SD、RD）的逻辑函数式。）的逻辑函数式。将将第第步步写写出出的的逻逻辑辑函函数数式式代代入入锁锁存存器器、触触发发器器特特性性方方程程，得得到到锁锁存存器器、触发器次态函数式。触发器次态函数式。按照异步输入端（按照异步输入端（SD、RD）的逻辑函数式确定锁存器、触发器状态。）的逻辑函数式确定锁存器、触发器状态。对对于于锁锁存存器器，按按照照输输入入信信号号的的电电平平变变化化划划分分区区间间，并并将将锁锁存存器器输输入入信信号号电电平平代代入入锁锁存存器器的的次次态态函函数数式式，得得到到锁锁存存器器次

24、次态态，并并画画出出该该区区间间锁锁存存器器输输出出端端的电平。的电平。对对于于触触发发器器，按按照照时时钟钟的的有有效效边边沿沿或或是是有有效效电电平平变变化化划划分分区区间间，将将触触发发器器时时钟钟有有效效边边沿沿或或是是电电平平时时的的触触发发器器输输入入信信号号电电平平代代入入触触发发器器的的次次态态函函数数式式，得到触发器的次态，并画出该区间触发器输出端的电平。得到触发器的次态，并画出该区间触发器输出端的电平。由电路输出端的逻辑函数式，得到电路输出端状态，并画在时序图上。由电路输出端的逻辑函数式，得到电路输出端状态，并画在时序图上。【例【例5-3】图图5-40所示的是与非门结构的所

25、示的是与非门结构的RS锁存器，试按照锁存器，试按照、信号信号波形画出波形画出Q端和端和端的波形。端的波形。、【例【例5-4】同步锁存器同步锁存器电路如图电路如图5-41（a）所）所示，试按照图示，试按照图5-41（b）所示的）所示的CP、S和和R端波形，画出输出端波形，画出输出Q和和端的波形。端的波形。【例例5-5】JK触触发发器器如如图图5-42（a）所所示示，试试根根据据图图5-42（b）给给出出的的输输入入端端CP、J、K、RD的波形，画出该触发器输出端的波形，画出该触发器输出端Q的波形。的波形。【例【例5-6】图图5-43（a）显示的是一个双）显示的是一个双D触发器组成的分频电路，试画

26、出触发器组成的分频电路，试画出在图在图5-43（b）所示）所示CP脉冲作用下，该电路脉冲作用下，该电路Q1、Q2和输出端和输出端Z的波形。设各的波形。设各个触发器初始状态为个触发器初始状态为0。5.9 锁存器与触发器的应用锁存器与触发器的应用【例【例5-7】数字电路组成的脉冲下降沿微分电路数字电路组成的脉冲下降沿微分电路【例5-8】消除按钮触点抖动影响的电路。【例5-9】用时钟下降沿触发的JK触发器构成的分频电路。【例5-10】D触发器74HC74组成的分频电路。【例5-11】按钮控制发光二极管闪烁频率的电路。【例5-12】具有上拉电阻的准双向引脚电路。【例5-13】具有方向锁存器的双向引脚电

27、路。本章主要内容为：本章主要内容为：（1）SR锁锁存存器器与与触触发发器器，包包括括三三极极管管组组成成的的SR双双稳稳态态电电路路，或或非非门门和和与与非非门门组组成成的的锁锁存存器器，电电平平触触发发的的SR触触发发器器，以以及及SR锁锁存存器器和和SR触触发发器器的的特特性性表表、特特性性方方程程、状态图。状态图。（2）D触触发发器器，包包括括电电平平触触发发的的D触触发发器器，边边沿沿触触发发的的维维持持阻阻塞塞结结构构D触触发发器器，基基于于CMOS传输门的传输门的D触发器，以及触发器，以及D触发器的特性表、特性方程与状态图。触发器的特性表、特性方程与状态图。（3）JK触触发发器器，

28、包包括括主主从从JK触触发发器器，边边沿沿触触发发的的JK触触发发器器，以以及及JK触触发发器器的的特特性性表、特性方程与状态图。表、特性方程与状态图。（4）T触发器的特性表、特性方程与状态图。触发器的特性表、特性方程与状态图。（5）以以74LS74和和74HC74为为例例介介绍绍了了触触发发器器的的电电特特性性，包包括括极极限限工工作作条条件件、推推荐荐工作条件与静态、开关（交流）特性。工作条件与静态、开关（交流）特性。（6）锁存器与触发器电路分析与应用。）锁存器与触发器电路分析与应用。作业：作业：5-1，5-2，5-3，5-5，5-7，5-8，5-10，5-12，5-14，5-15，5-17，5-19，5-21