数字电路与逻辑电路设计第9章实验.ppt

《数字电路与逻辑电路设计第9章实验.ppt》由会员分享，可在线阅读，更多相关《数字电路与逻辑电路设计第9章实验.ppt（63页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第9 9章章 实实 验验 本章要点本章要点 实验是进行科学研究、创新的重要方法。开设实验课的目实验是进行科学研究、创新的重要方法。开设实验课的目的就是培养探索科学精神，掌握科学研究的正确方法，提高实的就是培养探索科学精神，掌握科学研究的正确方法，提高实验能力。数字电路与逻辑设计实验是电类专业学生培养逻辑思验能力。数字电路与逻辑设计实验是电类专业学生培养逻辑思维，建立工程应用思维重要的一环维，建立工程应用思维重要的一环 本章实验以一完整课题的形式，分离出几个相对独立又有本章实验以一完整课题的形式，分离出几个相对独立又有联系的基础实验项目，最后合而为一成为系统。既对基本理论联系的基础实验项目，最

2、后合而为一成为系统。既对基本理论知识进行验证与强化，又建立系统设计的概念；既通过集成元知识进行验证与强化，又建立系统设计的概念；既通过集成元器件构成的功能电路进行了基础训练，又从功能电路之间的构器件构成的功能电路进行了基础训练，又从功能电路之间的构成关系中达到理论知识的全面贯通，同时加强了系统总体调试成关系中达到理论知识的全面贯通，同时加强了系统总体调试的方法训练。做好本课程实验也为后续课程的学习奠定良好基的方法训练。做好本课程实验也为后续课程的学习奠定良好基础。础。实验中重点注意系统的逻辑构思，正确选用搭配元器件，实验中重点注意系统的逻辑构思，正确选用搭配元器件，分析逻辑时序关系，逻辑概念；

3、以工程应用的要求来对待实分析逻辑时序关系，逻辑概念；以工程应用的要求来对待实验。验。设计项目：设计项目：多路巡回显示数据采集系统的设计多路巡回显示数据采集系统的设计实验一实验一TTL门电路逻辑功能门电路逻辑功能测试及三态输出门应用测试及三态输出门应用实验二实验二中规模组合逻辑芯片的中规模组合逻辑芯片的应用及组合逻辑设计应用及组合逻辑设计 实验四实验四存储器的应用存储器的应用 扩展电路扩展电路 实验五实验五模数转换器的应用模数转换器的应用实验三实验三中规模时序逻辑芯片的中规模时序逻辑芯片的应用及时序电路设计应用及时序电路设计 1、实验基础及方法2、门电路及分时控制1、译码器及数据选择器2、组合逻

4、辑芯片数据手册3、组合逻辑电路的设计1、MSI计数器及分频器2、时序电路芯片数据手册3、计数器的应用及其级联功能完善扩展设计1、时序图及其控制关系2、AD转换器的转换关系及其使用 1、数码管及其动态显示2、存储器及其编程文件3、存储器设计复杂译码器 实验六：实验六：多路巡回显示数据采集系统的设计多路巡回显示数据采集系统的设计实验体系整体说明实验体系整体说明实验实验 一一 TTL TTL门电路逻辑功能测试及门电路逻辑功能测试及三态输出门应用三态输出门应用一、一、实验目的实验目的1、熟悉和掌握综合实验箱的基本操作功能、熟悉和掌握综合实验箱的基本操作功能2、掌握与或非门逻辑功能及多余输入端的处、掌握

5、与或非门逻辑功能及多余输入端的处 理方法理方法3、掌握三态输出门的逻辑功能及典型应用、掌握三态输出门的逻辑功能及典型应用4、掌握简单组合逻辑电路的设计、掌握简单组合逻辑电路的设计二、实验设备及用具二、实验设备及用具1、数字逻辑实验箱、数字逻辑实验箱 一台一台2、双踪示波器、双踪示波器 一台一台3、万用表、万用表 一只一只4、74LS002片片;74LS54、74LS125各各1片片;连接导线连接导线若干若干 三、实验的基本原理三、实验的基本原理 集成逻辑门电路是最简单和最基本的数字集成元件。任何集成逻辑门电路是最简单和最基本的数字集成元件。任何复杂的组合电路和时序电路都可用逻辑门通过适当的组合

6、连接复杂的组合电路和时序电路都可用逻辑门通过适当的组合连接而成。基本逻辑运算有与、或、非运算，相应的基本逻辑门有而成。基本逻辑运算有与、或、非运算，相应的基本逻辑门有与、或、非门。目前已有门类齐全的集成门电路，如与非门、与、或、非门。目前已有门类齐全的集成门电路，如与非门、或非门、与或非门、异或门等。虽然大、中规模集成电路相继或非门、与或非门、异或门等。虽然大、中规模集成电路相继问世，但组成某一个系统时，仍少不了各种门电路。问世，但组成某一个系统时，仍少不了各种门电路。TTL集成集成电路由于工作速度快、输出幅度较大、种类多、不易损坏等特电路由于工作速度快、输出幅度较大、种类多、不易损坏等特点而

7、使用较广。点而使用较广。1 1、4 4路（路（2-3-3-22-3-3-2）输入的与或非门）输入的与或非门74LS54 74LS54 逻辑表达式：逻辑表达式：74LS54的逻辑符号和引脚图如图的逻辑符号和引脚图如图9-1所示所示（1）三种状态：高电平、低电平和高阻态。）三种状态：高电平、低电平和高阻态。（2）控制端）控制端EN(使能端使能端)：两种使能方式两种使能方式-低电平使能和高电平低电平使能和高电平 使能端无效时使能端无效时-输出门处于高阻态，相当于电路与负载断开。输出门处于高阻态，相当于电路与负载断开。逻辑符号、引脚图及功能表如图逻辑符号、引脚图及功能表如图9-2所示所示2 2、三态输

8、出门三态输出门-74LS12574LS1253 3、三态输出门实现多路信息的分时采集、三态输出门实现多路信息的分时采集 注意：不允许有两个或两个以上三态门注意：不允许有两个或两个以上三态门的控制端同的控制端同 时处于使能状态，因此操作时处于使能状态，因此操作本实验时，我们设计一个本实验时，我们设计一个2-42-4译码器分时译码器分时控制使能端控制使能端 ！电路如图电路如图9-3所示所示四、实验内容及要求四、实验内容及要求1、熟悉综合实验箱的基本功能；、熟悉综合实验箱的基本功能；2、与或非门逻辑功能的测试及多余输入端的处理、与或非门逻辑功能的测试及多余输入端的处理 以与或非以与或非门门74LS5

9、4作作为测试为测试器件，正确器件，正确处处理多余理多余输输入入端（端（C、D、E、H、I、J），最），最终实现逻辑终实现逻辑表达式表达式多余多余输输入端状入端状态处态处理（理（0、1、悬悬空）空）CDEHIJ输输入端入端输输出端出端输输入端入端输输出端出端ABFGYABFGY0000100000011001001010100011101101001100010111010110111001111111表表9-3 74LS54逻辑功能测试逻辑功能测试3、应用三态输出门实现多路信号分时传输（总线传输）、应用三态输出门实现多路信号分时传输（总线传输）（1）使能控制器的设计（）使能控制器的设计（2-4

10、译码器）译码器）如前所述，总线传输中三态门的使能端只能一个有效（即只如前所述，总线传输中三态门的使能端只能一个有效（即只允许一个允许一个EN=0），因此需要设计一个），因此需要设计一个“使能控制器使能控制器”。要求：。要求：A A：“使能控制器使能控制器”由两个输入端（由两个输入端（A A、B B）和四个选通输出端）和四个选通输出端（E0E0、E1E1、E2E2和和E3E3）组成。其真值表如表）组成。其真值表如表9-29-2。B B、应用、应用2 2输入与非门完成输入与非门完成“使能控制器使能控制器”的电路设计，其的电路设计，其中中74LS0074LS00含四个含四个2 2输入与非门，输入与非

11、门，2 2输入与非门逻辑符号及输入与非门逻辑符号及74LS0074LS00引脚图如图引脚图如图9-49-4。（2）实现多路信号分时传输的测试）实现多路信号分时传输的测试 结合图结合图9-3及前面设计的及前面设计的“使能控制器使能控制器”电路完成多路信号电路完成多路信号分时传输的电路图，在通道输入端（分时传输的电路图，在通道输入端（1A、2A、3A和和4A）分别）分别输入不同的四组连续脉冲信号，通过改变通道选择端（、）输入不同的四组连续脉冲信号，通过改变通道选择端（、）的端口状态，观察总线输出（的端口状态，观察总线输出（Y）的变化。）的变化。Q10 00 11 01 1f=?f=?f=?f=?f

12、=?五、实验步骤五、实验步骤1 1、测试与或非门逻辑的功能、测试与或非门逻辑的功能根据实验内容的要求画出实验逻辑接线图并连接电路；根据实验内容的要求画出实验逻辑接线图并连接电路；确认电路电源连接正确后，闭合实验箱的总电源和确认电路电源连接正确后，闭合实验箱的总电源和+5V电源电源开关开关;合理设置多余输入端合理设置多余输入端C、D、H、I及及J的状态，按照表的状态，按照表9-3所列所列的输入变量，分别测试的相应的输出电平；的输入变量，分别测试的相应的输出电平；将将C、D、H、I及及J的处理状态，测试结果一并记入表的处理状态，测试结果一并记入表9-3中；中；测试完毕，关闭实验箱的电源。测试完毕，

13、关闭实验箱的电源。六、实验报告要求六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；、预习实验内容涉及的相关知识，写出预习报告；2、在预习报告中设计实验要求的电路及完成实验的逻辑接线、在预习报告中设计实验要求的电路及完成实验的逻辑接线图；图；3、整理测试所得数据，总结逻辑门多余输入端的处理方法及、整理测试所得数据，总结逻辑门多余输入端的处理方法及三态输出门的应用；三态输出门的应用；4、总结逻辑电路输入输出波形观察及记录的注意事项；、总结逻辑电路输入输出波形观察及记录的注意事项；5、通过修改分析图、通过修改分析图9-3（将（将1A4A连接在一起作为输入总线，连接在一起作为输入总线，1

14、Y4Y独立输出）的功能，了解多位数码管的动态显示原理。独立输出）的功能，了解多位数码管的动态显示原理。实验实验 二二 中规模组合逻辑芯片的应用及中规模组合逻辑芯片的应用及组合逻辑设计组合逻辑设计一、实验目的一、实验目的二、实验设备及用具二、实验设备及用具4、74LS 20、74LS138、74LS153各各1片连接导线若干。片连接导线若干。1、掌握组合逻辑电路的设计与测试方法、掌握组合逻辑电路的设计与测试方法;2、掌握、掌握MSI二进制译码器、数据选择器的逻辑功能及使用方二进制译码器、数据选择器的逻辑功能及使用方法法;3、学习并掌握用二进制译码器及数据选择器进行逻辑设计的、学习并掌握用二进制译

15、码器及数据选择器进行逻辑设计的方法方法;1、数字逻辑实验箱、数字逻辑实验箱 一台一台;2、双踪示波器、双踪示波器 一台一台;3、万用表、万用表 一只一只;三、实验的基本原理三、实验的基本原理 1、组合逻辑电路设计的基本步骤、组合逻辑电路设计的基本步骤（1 1）根据设计任务的要求，列出真值表；）根据设计任务的要求，列出真值表；（2 2）用代数式或卡诺图求出最简的逻辑表达式；）用代数式或卡诺图求出最简的逻辑表达式；（3 3）根据提供的器件类型变换逻辑表达式，画出逻辑电路图；）根据提供的器件类型变换逻辑表达式，画出逻辑电路图；（4 4）用提供的器件构成电路，并用实验来验证设计的正确性。）用提供的器件

16、构成电路，并用实验来验证设计的正确性。2、实验元器件、实验元器件（1 1）74LS20 474LS20 4输入输入2 2与非门与非门（2 2）74LS138 3-874LS138 3-8译码器译码器（3 3）74LS153 474LS153 4选选1 1数据选择器数据选择器二进制译码器输出项二进制译码器输出项与非关系与非关系(2)(2)二进制译码器的输出二进制译码器的输出:3 3、二进制译码器设计组合逻辑电路的基本原理、二进制译码器设计组合逻辑电路的基本原理最小项取反（译码器输出最小项取反（译码器输出0有效）有效）(1)(1)逻辑函数标准形式：最小项之和逻辑函数标准形式：最小项之和(3)(3)

17、逻辑函数表达式转换逻辑函数表达式转换（4 4）可以用多个与非门对同一个二进制译码器输出进行不同）可以用多个与非门对同一个二进制译码器输出进行不同的组合实现多输出组合逻辑函数，如的组合实现多输出组合逻辑函数，如如图所示如图所示如图所示如图所示4、数据选择器设计单个输出逻辑电路的基本原理、数据选择器设计单个输出逻辑电路的基本原理 四、实验内容及要求四、实验内容及要求 数据选择器可以很方便地实现单个输出逻辑函数，即具有数据选择器可以很方便地实现单个输出逻辑函数，即具有n位地址输入的数据选择器，可以产生任何形式输入变量数不大位地址输入的数据选择器，可以产生任何形式输入变量数不大于于n1的组合逻辑函数。

18、将选择端的组合逻辑函数。将选择端A0An-1作为作为n个输入变量，个输入变量，数据输入端数据输入端D0D2n-1为第为第n+1个变量的输入或其他形式，即可个变量的输入或其他形式，即可实现实现n+1个变量以下的组合逻辑函数。如个变量以下的组合逻辑函数。如4选选1数据选择器有数据选择器有2个个选择端可以可实现选择端可以可实现3个变量以下的组合逻辑函数。个变量以下的组合逻辑函数。运用二进制译码器和数据选择器的知识设计一个含主、运用二进制译码器和数据选择器的知识设计一个含主、副专家裁判表决控制电路。副专家裁判表决控制电路。1、电路功能要求如下：、电路功能要求如下：(1)A(1)A、B B、C C、D

19、D、E E五名裁判，其中五名裁判，其中A A为主裁判，为主裁判，B B、C C、D D、E E为副裁判；为副裁判；（3 3）由）由5 5位拨动开关分别代表位拨动开关分别代表A A、B B、C C、D D及及E E五名裁判的表决五名裁判的表决情况，由情况，由1 1位发光二极管亮灭指示表决总结果。位发光二极管亮灭指示表决总结果。（2 2）当主裁判一名及两名以上（含两名）副裁判认为符合要求）当主裁判一名及两名以上（含两名）副裁判认为符合要求时电路输出（时电路输出（Y Y）为）为“1”“1”；反之输出为；反之输出为“0”“0”；2、专家裁判表决器的设计参考思路、专家裁判表决器的设计参考思路 为了区分为

20、了区分74LS138和和74LS153的选择输入端，用的选择输入端，用A0、A1和和A2分别代替分别代替74LS138的的A0、A1和和A2，用，用A3和和A4代替代替74LS153的的A0和和A1。74LS138的输出逻辑表达式为：的输出逻辑表达式为：应用时一般将控制端直接接有效电平，则有应用时一般将控制端直接接有效电平，则有74LS153的输出逻辑表达式为：的输出逻辑表达式为：（1 1）A A、B B、C C、D D及及E E五位专家裁判的选择，有两种方案（即五位专家裁判的选择，有两种方案（即主裁判为主裁判为A A0 0AA2 2中的一个，或为中的一个，或为A A3 3AA4 4中的一个）

21、，如选定中的一个），如选定A A4 4主裁判主裁判A A，则，则A A0 0AA3 3四个选择端为副裁判；四个选择端为副裁判；（2 2）使用数据选择器的输出为表决结果输出端；）使用数据选择器的输出为表决结果输出端；（3 3）结合译码器、数据选择器及（）结合译码器、数据选择器及（1 1）所述列出真值表。）所述列出真值表。1111111011D31110100010D20000000001D10000000000D0111110101100011010001000Y7Y6Y5Y4Y3Y2Y1Y0Y A2A1A0(CDE)A4A3(AB)数据选择器设计组合逻辑电路：表达式比较数据选择器设计组合逻辑电

22、路：表达式比较确定各变确定各变量的对应关系量的对应关系D D0 0=D=D1 1=0 D=0 D2 2=(Y=(Y7 7 Y Y6 6 Y Y5 5 Y Y3 3)D)D3 3=Y=Y0 0画出模块接线图画出模块接线图五、实验步骤五、实验步骤（参照实验一自拟实验步骤）（参照实验一自拟实验步骤）六、实验报告要求六、实验报告要求1、预习实验内容涉及的相关知识，写出预习报告；、预习实验内容涉及的相关知识，写出预习报告；2、在预习报告中写出实验电路的设计过程，画出实验数据测、在预习报告中写出实验电路的设计过程，画出实验数据测试表格及实验电路图；试表格及实验电路图；3、整理测试所得数据，总结二进制译码器

23、及数据选择器的应、整理测试所得数据，总结二进制译码器及数据选择器的应用；用；4、试选、试选A0A3中一个作为主裁判设计电路，比较两种中一个作为主裁判设计电路，比较两种情况设计的电路优劣；情况设计的电路优劣；5、考虑如果不常用本实验方法设计，电路该如何设计。、考虑如果不常用本实验方法设计，电路该如何设计。实验三实验三 中规模时序逻辑芯片的应用中规模时序逻辑芯片的应用及时序电路设计及时序电路设计一、实验目的一、实验目的二、实验设备及用具二、实验设备及用具1、掌握、掌握MSI计数器和分频器的逻辑功能及使用方法计数器和分频器的逻辑功能及使用方法;2、掌握使用、掌握使用MSI计数器设计任意模计数器的方法

24、。计数器设计任意模计数器的方法。1、数字逻辑实验箱、数字逻辑实验箱 一台；一台；2、双踪示波器、双踪示波器 一台；一台；3、万用表、万用表 一只；一只；4、74LS00（1片）、片）、74LS90（2片）、片）、74LS193（2片）片）CD4040（1片），连接导线若干。片），连接导线若干。三、实验的基本原理三、实验的基本原理 1、计数器是数字电路中应用最广泛的功能部件；、计数器是数字电路中应用最广泛的功能部件；2、用于计数、分频、定时、产生序列信号及数据处理；、用于计数、分频、定时、产生序列信号及数据处理；3、灵活使用中规模集成计数器的、灵活使用中规模集成计数器的“清零端清零端”、“置一端

25、置一端”及及“进位进位/借位端借位端”可以级联出任意进制计数器，其方法有置零可以级联出任意进制计数器，其方法有置零法（复位法）和置数法（置位法）。法（复位法）和置数法（置位法）。4、74LS90：二五十进制异步计数器：二五十进制异步计数器 RO(1)、RO(2)：异步清零复位端。两端同：异步清零复位端。两端同为高电平时有效，计数器清零。在计数过为高电平时有效，计数器清零。在计数过程中此两端至少有一端为低电平。程中此两端至少有一端为低电平。R9(1)、R9(2)：异步置：异步置9端，两端同为高电平时有端，两端同为高电平时有效，计数器输出置效，计数器输出置9。在计数过程中此两端至少。在计数过程中此

26、两端至少有一端为低电平。有一端为低电平。CPB：二五进制计数分频器时钟：二五进制计数分频器时钟输入端，下降沿有效输入端，下降沿有效;CPA：二进制计数分频器和十进制计数：二进制计数分频器和十进制计数器时钟输入端，下降沿有效器时钟输入端，下降沿有效;QA、QB、QC、QD：计数器分频器输出端：计数器分频器输出端;5、74LS193：双时钟：双时钟4位同步加位同步加/减可逆计数器减可逆计数器 CP+：加法计数时钟输入端，上升沿有效，在进行减法计数：加法计数时钟输入端，上升沿有效，在进行减法计数时应长期处于高电平；时应长期处于高电平；CP-：减法计数时钟输入端，上升沿有效，在进行加法计数：减法计数时

27、钟输入端，上升沿有效，在进行加法计数时应长期处于高电平。时应长期处于高电平。LD：异步异步预预置控制端，低置控制端，低电电平有效，平有效，LD=0时，时，QA、QB、QC、QD 分别为分别为A、B、C、D的数据。的数据。QA、QB、QC、QD：计数器输出端，状态为：计数器输出端，状态为00001111，QD 为最高位，为最高位，QA为最低位。为最低位。RD：异步清零端，高电平有效，将输出端：异步清零端，高电平有效，将输出端QA、QB、QC、QD清零。清零。BCO：借位输出端，用来作：借位输出端，用来作n位级联使用。低电平有位级联使用。低电平有效，即借位信号为负脉冲。效，即借位信号为负脉冲。CC

28、O：进位输出端，用来作：进位输出端，用来作n位级联使用。低电平有效，即进位信号为负脉冲。位级联使用。低电平有效，即进位信号为负脉冲。A、B、C、D：数据：数据输输入端，入端，预预置数置数时时向向A、B、C、D送入送入数据，即可使数据，即可使计计数器数器输输出端出端QA、QB、QC、QD分分别为别为A、B、C、D端的数据（端的数据（LD=0时时）6、CD4040：十二位串行进位二进制计数器：十二位串行进位二进制计数器/分频器分频器 CP：时钟（计数）输入端，下降沿有效。：时钟（计数）输入端，下降沿有效。RD：异步清零端，高电平有效，即将：异步清零端，高电平有效，即将Q1Q12清零。该端通清零。该

29、端通常处于低电平。常处于低电平。Q1Q12：输出端。：输出端。QN为为CP的的2N分频。分频。由由由由CD4040CD4040CD4040CD4040对对对对2048Hz2048Hz2048Hz2048Hz的脉冲信号分频的脉冲信号分频的脉冲信号分频的脉冲信号分频输出输出输出输出1Hz1Hz1Hz1Hz四、实验内容及要求四、实验内容及要求 1、使用、使用2片片74LS90设计一个设计一个60进制加法计数器电路。进制加法计数器电路。（1）计数顺序为）计数顺序为00、01、0258、59、00；（2）由）由CD4040对对2048Hz的脉冲信号分频输的脉冲信号分频输出出1Hz的输出作为的输出作为60

30、进制计数器的时钟；进制计数器的时钟；（3）将计数器输出连接到实验箱的数码管）将计数器输出连接到实验箱的数码管显示模块（模块输入为显示模块（模块输入为4位位BCD码）。码）。2、使用、使用2片片74LS193设计一个设计一个60进制减法计数器电路。进制减法计数器电路。（1）计数顺序为）计数顺序为00、59、58、5701、00、59；（2）由）由CD4040对对2048Hz的脉冲信号分频输的脉冲信号分频输出出1Hz的输出作为的输出作为60进制计数器的时钟；进制计数器的时钟；（3）将计数器输出连接到实验箱的数码管）将计数器输出连接到实验箱的数码管显示模块（模块输入为显示模块（模块输入为4位位BCD

31、码）。码）。五、实验步骤五、实验步骤（参照实验一自拟实验步骤）（参照实验一自拟实验步骤）六、实验报告要求六、实验报告要求3、数码管显示模块、数码管显示模块1、预习实验内容涉及的相关知识，写出预习报告；、预习实验内容涉及的相关知识，写出预习报告；2、自拟及记录实验数据记录表，写出实验设计过程及画、自拟及记录实验数据记录表，写出实验设计过程及画出实验电路图；出实验电路图；3、明晰时序电路中、明晰时序电路中“异步异步”、“同步同步”的概念；的概念；4、总结使用、总结使用MSI计数器的设计任意模计数器的方法。计数器的设计任意模计数器的方法。实验四实验四 模数转换器的应用模数转换器的应用一、实验目的一、

32、实验目的二、实验设备及用具二、实验设备及用具1、了解、了解ADC0809模数转换器的工作原理及结构；模数转换器的工作原理及结构；2、了解、了解ADC0809转换控制时序及模数关系；转换控制时序及模数关系；3、掌握、掌握ADC0809模数转换器的功能及应用。模数转换器的功能及应用。1、数字逻辑实验箱、数字逻辑实验箱 一台；一台；2、双踪示波器、双踪示波器 一台；一台；3、万用表、万用表 一只；一只；4、ADC0809 1片片 1K电阻电阻 9个个 连接导线若干。连接导线若干。三、实验的基本原理三、实验的基本原理1、模数转换器的概念、模数转换器的概念 将模拟信号转换成数字信号的过程称为模将模拟信号

33、转换成数字信号的过程称为模/数转换数转换（Analog to Digital），实现的电路称为），实现的电路称为A/D转换器，简写为转换器，简写为ADC（AnalogDigital Converter）。本实验使用的）。本实验使用的ADC0809是单片是单片8位位8通道逐次逼近型通道逐次逼近型A/D转换器。转换器。2、ADC0809模数转换器模数转换器 A2A0：通道选择端：通道选择端，见，见表表9-10；IN7IN0：8路通道模拟信路通道模拟信号输入端号输入端；+VREF和和-VREF：基准电压的正、负端；：基准电压的正、负端；CLOCK：输入时钟信号；：输入时钟信号；ALE：地址锁存端：地

34、址锁存端，“”；START：转换启动端，：转换启动端，“”；EOC：转换结束标记，：转换结束标记，“0-1”；D7D0：8位数字信号输出位数字信号输出 OE：输出允许端：输出允许端，“1”；（1）引脚功能描述：）引脚功能描述：（2）逻辑框图）逻辑框图（3）时序图）时序图（4）ADC0809转换关系转换关系 设设UIN为转换为转换通道通道对应对应的的输输入入电压电压，DOUT为输为输出出D7-D0对应对应的十的十进进制数，制数，则转换则转换关系可表示关系可表示为为：四、实验内容及要求四、实验内容及要求1、8路路ADC0809模数转换的电路实现，根据以下提示完成和模数转换的电路实现，根据以下提示完

35、成和连接实验电路图连接实验电路图（1）8路的模拟输入电压（路的模拟输入电压（IN0IN7），实验时将），实验时将9个电阻串联个电阻串联组成组成8路分压网络，分压信号分别连接路分压网络，分压信号分别连接IN0IN7；（2）基准电压（）基准电压（+VREF和和-VREF），分别接芯片正电源和地；），分别接芯片正电源和地；（3）输入时钟（）输入时钟（CLOCK），由实验箱的），由实验箱的“计数脉冲计数脉冲”提供，提供，一般为一般为50640KHz；（4）通道选择端（）通道选择端（A2A0），可以连接实验箱的），可以连接实验箱的“逻辑电平输逻辑电平输出出”开关，测试时通过人动设置开关选择通道；开关，测

36、试时通过人动设置开关选择通道；（5）地址锁存端（）地址锁存端（ALE）上升沿锁存（）上升沿锁存（A0A2选择的地址），选择的地址），转换启动端（转换启动端（START）下降沿开始）下降沿开始A/D转换过程，因此可将转换过程，因此可将ALE和和START连接在一起，由同一个正脉冲控制；连接在一起，由同一个正脉冲控制；（6）转换结果输出端（）转换结果输出端（D7D0），可以连接实验箱的），可以连接实验箱的“逻辑电逻辑电平输入平输入”二极管观察发光（二极管观察发光（OE为输出允许端，接高电平）。为输出允许端，接高电平）。2、研究、研究ADC0809转换控制时序转换控制时序 五、实验步骤五、实验步骤

37、根据根据ADC0809时序图自拟实验操作步骤，并测试记录数据于表时序图自拟实验操作步骤，并测试记录数据于表9-11。（1）将）将ADC0809结合自动控制实现数据采集系统的思路，认结合自动控制实现数据采集系统的思路，认真阅读真阅读ADC0809时序图；时序图；（2）根据图）根据图9-9时序关系操作和观察时序关系操作和观察ALE、START、EOC、OE和单通道转换时间。和单通道转换时间。实验五实验五 储存器的应用储存器的应用一、实验目的一、实验目的二、实验设备及用具二、实验设备及用具4、AT28C16 1片片 74LS00 1片片 4位数码管位数码管 1个连个连接导线若干。接导线若干。1、了解

38、并行存储器地址线、数据线及存储单元的对应关系；、了解并行存储器地址线、数据线及存储单元的对应关系；2、掌握使用存储器实现、掌握使用存储器实现ADC0809转换输出的转换输出的4位十进制结果的位十进制结果的基本方法；基本方法；3、了解存储器烧写文件（、了解存储器烧写文件（INTEL格式文件）的编辑及编程器的格式文件）的编辑及编程器的使用步骤。使用步骤。1、数字逻辑实验箱、数字逻辑实验箱 一台；一台；2、计算机、计算机 一台；一台；3、EasyPRO 800 编程器编程器 一台一台1、数码管的结构、数码管的结构三、实验的基本原理三、实验的基本原理2、数码管的段码、数码管的段码3、数码管动态显示原理

39、、数码管动态显示原理（1）采用循环扫描分时显示的方法）采用循环扫描分时显示的方法;（2）应用）应用LED发光的发光的“余辉余辉”，只要，只要LED“重复发光重复发光”的时间足够的时间足够“快快”，由于视觉暂留的原因，我们就，由于视觉暂留的原因，我们就会感觉到会感觉到LED稳定显示。稳定显示。4、AT28C16-E2PROM只读电擦除存储器只读电擦除存储器引脚说明：引脚说明：A0A10：地址端：地址端;D0D7：写操作：写操作-数据输数据输入端入端;读操作读操作-数据输出端数据输出端;CS：片选端，低电平有效片选端，低电平有效;OE：读允许端，低电平有效读允许端，低电平有效;WE：写允许端，低电

40、平有效：写允许端，低电平有效;写允许写允许读允许读允许片选片选写数据线写数据线D0-D7中的数据中的数据到到A0-A10 指定的存储单元指定的存储单元010读读A0-A10 指定指定存储单元中的数据存储单元中的数据到数据线到数据线D0-D7100WEOECS功功 能能控制端控制端1、AT28C16储存单元的结构与存储单元分页储存单元的结构与存储单元分页四、实验内容及要求四、实验内容及要求256字节字节256字节字节256字节字节256字节字节256字节字节256字节字节256字节字节256字节字节256 X 8 字节字节 2K X 8 位位第第 0页页第第 1页页第第 2页页第第 3页页第第

41、4页页第第 5页页第第 6页页第第 7页页每每1组地址线组地址线对应对应1个存储单元个存储单元1个存储单元为个存储单元为1个字节，即个字节，即8位位低低8位地址位地址“确定确定”存储单存储单元元高高3位地址位地址选择选择“页页”码码由由/CS、/OE、/WE确定数据线确定数据线D7-D0上的上的“读输出读输出”或或“写输入写输入”数据数据2、并行储存器设计组合逻辑电路、并行储存器设计组合逻辑电路*由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向存储器中写入相应的数据来实现，其中：组合逻辑电路的输入端 由 存储器的地址总线实现 组合逻辑电路的输出端 由 存储器的数

42、据总线实现。*用用具具有有n位位输输入入地地址址、m位位数数据据输输出出的的存存储储器器可可以以获获得得不不大大于于m个任何形式的个任何形式的n变量组合逻辑函数。变量组合逻辑函数。若若把把地地址址输输入入A2、A1和和A0单单元元分分别别看看成成是是译译码码器器的的3个个输输入入变变量量C、B和和A，数数据据输输出出D7D0看看成成是是一一组组输输出出变变量量，则则D7D0就是一组就是一组A2、A1和和A0的组合逻辑函数。的组合逻辑函数。A10-A3都设置为都设置为“0”，则存储单元为第，则存储单元为第0页。则：页。则：0000H-0007H对应的对应的8个地址单元的数据个地址单元的数据为译码

43、器输入端为译码器输入端CBA为为000-111对应的对应的8组输出值组输出值（Y7-Y0的的8位值）位值）组合逻辑电路的输入端组合逻辑电路的输入端输出端输出端显示显示“0.1”“1.2”“4.3”“5.4”段码（共阴）：段码（共阴）：Dp g f e d c b a“0.”：1 0 1 1 1 1 1 1“1”：0 0 0 0 0 1 1 0位选择位选择C3 C2 0 1 1 03、存储单元与显示数据的分配关系、存储单元与显示数据的分配关系A8/A8位选择控制位选择控制整整数数位位小小数数点点后后1位位4、为、为AD转换表与储存器单元建立关系转换表与储存器单元建立关系（1）AD转换表转换表（2

44、）分页存储转换表信息）分页存储转换表信息其中：其中：Vin：模拟输入信号，为未知的所求参数；：模拟输入信号，为未知的所求参数；Dout：转换输出的：转换输出的8位二进制数字信号的十进制数值，范围为：位二进制数字信号的十进制数值，范围为：0-255，可以理解为已知参数；可以理解为已知参数；Vref：AD转换器的参考电压，为已知参数（取值：转换器的参考电压，为已知参数（取值：+5V）由由Dout可能输出的可能输出的256个取值（个取值（0-255），可以列出对应的），可以列出对应的256个个Vin的模拟输入值！的模拟输入值！如：如：Dout取值取值“85”即（即（01010101），），Vin=1

45、.667 V由由Dout有有256个取值（个取值（0-255），对应的），对应的Vin 也有也有256个模拟输入值；转换表的位数个模拟输入值；转换表的位数由小数点位数决定，如：由小数点位数决定，如：Dout取值取值“85”，Vin可以为可以为2V、1.7V、1.67V、1.667 V等等转换表：取小数点位后转换表：取小数点位后3位，即位，即4位，共有位，共有 256 X 4 个十进制数；个十进制数；AT28C16储存器有储存器有256 X 8 个字节的存储单元：个字节的存储单元：每页每页256个字节单元（有个字节单元（有A7、A6、A5、A4、A3、A2、A1、A0选择）选择）分分8页（由页（

46、由A10、A9、A8选择）选择）转换表：取小数点位后转换表：取小数点位后3位，即位，即4位，共有位，共有 256 X 4 个十进制数；个十进制数；（1）取前）取前4页储存单元存储页储存单元存储4位转换表数据：位转换表数据：第第0页页 第第1页页 第第2页页 第第3页页 整数位与小数点整数位与小数点 小数点后小数点后1位位 小数点后小数点后2位位 小数点后小数点后3位位 1.6 6 7（2）每页存储数据按顺序排列）每页存储数据按顺序排列 （1）按）按Dout由（由（0255）分别计算出（）分别计算出（0255）对应的）对应的4位位Vin （2）将）将256个个Vin分别拆分为分别拆分为256个：

47、个：整数位与小数点整数位与小数点 小数点后小数点后1位位 小数点后小数点后2位位 小数点后小数点后3位位转换表处理参考方法转换表处理参考方法四、实验内容及要求四、实验内容及要求1、实验电路、实验电路 图图9-13为应用并行存储器为应用并行存储器AT28C16的译码显示电路（数的译码显示电路（数码管为共阳结构）码管为共阳结构）（1）将需显示的）将需显示的“数据数据”编码成编码成“数数据译码表据译码表”存储在存储在AT28C16中，其中中，其中DIS0DIS3四位数四位数码管的码管的“显示数据显示数据”分别按顺序存储分别按顺序存储在存储器的第在存储器的第0页页第第3页中。页中。（2）4位数码管采用

48、分时动态显示电路，由位数码管采用分时动态显示电路，由AT28C16存储器的存储器的8位数据线直接将段码数据送到位数据线直接将段码数据送到4位数码管的位数码管的8个共享段码端口个共享段码端口中；每位数码管需要显示段码数据时，由中；每位数码管需要显示段码数据时，由“数码管位选择数码管位选择”相相应位（应位（LE0LE3）为有效状态控制（即高电平）。）为有效状态控制（即高电平）。电路的主要工作原理：电路的主要工作原理：2、编辑、编辑ADC0809转换结果译码表；转换结果译码表；（3）数码管）数码管DIS0的显示，的显示，首先通过设置首先通过设置“数码管位数码管位选择选择”（LE3LE0）“0001”

49、，同时设置，同时设置“页选页选（A10A8）为）为“000”；然；然后设置后设置“页地址输入页地址输入”（A7A0）选择输出的）选择输出的“译码表译码表”数据。数据。DIS1DIS3数码管的显示数码管的显示操作雷同，操作雷同，LE3LE0和和A10A8的设置分别为：的设置分别为：0010、0100、1000和和001、010、011。3、将、将ASM文件编译成文件编译成INTEL格式文件（后缀名为格式文件（后缀名为“HEX”），并编程），并编程AT28C16。六、实验报告要求六、实验报告要求五、实验步骤五、实验步骤 根据图根据图9-13及其工作原理说明自拟实验步骤（注意电路及其工作原理说明自拟

50、实验步骤（注意电路的控制时序关系）。的控制时序关系）。1、预习实验内容涉及的相关知识，写出预习报告；、预习实验内容涉及的相关知识，写出预习报告；2、自拟及记录实验数据记录表，列出清晰的实验步骤及注意、自拟及记录实验数据记录表，列出清晰的实验步骤及注意事项；事项；3 3、务必完成、务必完成4 4（2 2）的内容，为实验六作准备；）的内容，为实验六作准备；4、总结数码管动态显示的工作原理；、总结数码管动态显示的工作原理；5、总结并口存储器在本实验应用中单元地址与数据间的、总结并口存储器在本实验应用中单元地址与数据间的关系。关系。实验六实验六 多路巡回显示数据采多路巡回显示数据采集系统的设计集系统的