数字电子技术基础第七章.ppt

《数字电子技术基础第七章.ppt》由会员分享，可在线阅读，更多相关《数字电子技术基础第七章.ppt（47页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第七章第七章 半导体存储器半导体存储器7.1 概述概述7.2 只读存储器（只读存储器（ROM）7.3 随机存储器（随机存储器（RAM）7.4 存储器容量的扩展存储器容量的扩展7.1 7.1 概述概述1.1.从存取功能上分类从存取功能上分类 从存取功能上可分为只读存储器（从存取功能上可分为只读存储器（ReadOnly Memory，简称，简称ROM）和随机存储器（）和随机存储器（Random Access Memory，简称，简称RAM）。）。2.2.从制造工艺上分类从制造工艺上分类 从制造工艺上存储器可分为双极型和单极型从制造工艺上存储器可分为双极型和单极型（CMOS型），由于型），由于MOS

2、电路（特别是电路（特别是CMOS电路），电路），具有功耗低、集成度高的优点，所以目前大容量的存具有功耗低、集成度高的优点，所以目前大容量的存储器都是采用储器都是采用MOS工艺制作的。工艺制作的。7.2 7.2 只读存储器（只读存储器（ROMROM）7.2.1 7.2.1 掩模只读存储器掩模只读存储器1.ROM的组成：的组成：ROM电路结构包含存储矩阵、地址译码器和电路结构包含存储矩阵、地址译码器和输出缓冲器三个部分输出缓冲器三个部分图图7.2.12.2.二极管二极管ROMROM电路电路7.2.1 7.2.1 掩模只读存储器掩模只读存储器 图是具有图是具有2位地位地址输入码和址输入码和4位数据位

3、数据输出的输出的ROM电路。电路。其地址译码器是由其地址译码器是由4个二极管与门构成，个二极管与门构成，存储矩阵是由二极存储矩阵是由二极管或门构成，输出管或门构成，输出是由三态门组成的。是由三态门组成的。图图7.2.2A0An-1W0W(2n-1)字线字线位线位线图的存储的内容见表图的存储的内容见表图图7.2.2图图7.2.2uW0W1为字线，为字线，D0D3为位线，为位线，其相交叉的点就是一个存储单元。其相交叉的点就是一个存储单元。习惯上用存储单元的数目表示存习惯上用存储单元的数目表示存储器的存储量（或称为容量）即储器的存储量（或称为容量）即u二极管二极管ROM的电路结构简单，的电路结构简单

4、，故集成度可以做的很高，可批量故集成度可以做的很高，可批量生产，价格便宜。生产，价格便宜。7.2.1 7.2.1 掩模只读存储器掩模只读存储器存储容量字数存储容量字数位数位数3.3.由由CMOSCMOS构成构成图图7.2.57.2.1 7.2.1 掩模只读存储器掩模只读存储器u掩模掩模ROM的特点：的特点：出厂时已经固定，不出厂时已经固定，不能更改，适合大量生能更改，适合大量生产简单，便宜，非易产简单，便宜，非易失性失性7.2.1 7.2.1 掩模只读存储器掩模只读存储器u可以把可以把ROM看成看成一个组合逻辑电路，一个组合逻辑电路，每一条字线就是对应每一条字线就是对应输入变量的最小项，输入变

5、量的最小项，而位线是最小项的或，而位线是最小项的或，故故ROM可实现逻辑可实现逻辑函数的与或标准式。函数的与或标准式。若把地址输入若把地址输入A A1 1和和A A0 0看成是两个输入变量，数据输出看看成是两个输入变量，数据输出看成是一组输出变量，则成是一组输出变量，则D D3 3 D D0 0就是一组就是一组A1A0A1A0的组合逻辑的组合逻辑函数。可写成：函数。可写成：用存储器实现组合逻辑函数用存储器实现组合逻辑函数*由于任何组合逻辑函数都可以写成最小项之和的形式，由于任何组合逻辑函数都可以写成最小项之和的形式，因此任何组合逻辑函数都可以通过向因此任何组合逻辑函数都可以通过向ROMROM中

6、写入相应的中写入相应的数据来实现。数据来实现。*用具有用具有n位输入地址、位输入地址、m位数据输出的位数据输出的ROM可以获得可以获得不大于不大于m个任何形式的个任何形式的n变量组合逻辑函数。这也适合变量组合逻辑函数。这也适合RAM。例例7.5.1 7.5.1 试用试用ROMROM产生下列一组组合逻辑函数产生下列一组组合逻辑函数由于要实现的是由于要实现的是4个逻辑函数，且逻辑函数为个逻辑函数，且逻辑函数为4变量的，变量的，所以需要所以需要4位地址输入和位地址输入和4位数据输出，故选位数据输出，故选164的的ROM实现。实现。解：首先将所给的逻辑函数展成最小项之和的形式。解：首先将所给的逻辑函数

7、展成最小项之和的形式。图图7.5.1例例7.5.2 7.5.2 试用试用ROMROM设计一个设计一个2 2位二进制数的比较器。设这位二进制数的比较器。设这两个两个2 2位数分别为位数分别为A AA A1 1A A0 0，B BB B1 1B B0 0。当。当ABABAB时，时，Y Y3 3=1.=1.解：由题意可得真值表为解：由题意可得真值表为则选用则选用163163的的ROMROM，实现电路如图所示。，实现电路如图所示。图为图为168位的位的PROM结构原理图。结构原理图。写入时，要使用编写入时，要使用编程器程器7.2.2 7.2.2 可编程只读存储器（可编程只读存储器（PROMPROM）图

8、图7.2.7图为图为168位的位的PROM结构原理图。结构原理图。写入时，要使用编写入时，要使用编程器程器7.2.2 7.2.2 可编程只读存储器（可编程只读存储器（PROMPROM）图图7.2.77.2.3 7.2.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROMEPROM）一、一、EPROM1.采用叠栅技术的采用叠栅技术的MOS管管SIMOS它是一个它是一个N沟道增强型沟道增强型MOS管，有两个重叠的栅极管，有两个重叠的栅极控制栅控制栅GC和浮置栅和浮置栅Gf。控制栅。控制栅GC用于控制读写，用于控制读写，浮置栅浮置栅Gf用于长期保存注入的电荷。用于长期保存注入的电荷。图

9、图7.2.87.2.3 7.2.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROMEPROM）常用的常用的EPROM有有2716(2K8)、2732(4K8)、2764（8K8)等，等，型号后面的几位数表示的是存型号后面的几位数表示的是存储容量，单位为储容量，单位为K。二二 、E E2 2PROMPROM7.2.3 7.2.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROMEPROM）E2PROM的存的存储单元采用浮栅储单元采用浮栅隧道氧化层隧道氧化层MOS管，简称管，简称Flotox管，其结构图和管，其结构图和符号如图所示。符号如图所示。图图7.2.117.2

10、.3 7.2.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROMEPROM）*工作原理：工作原理：a.读出状态读出状态 控制栅控制栅Gc加加3V电压，若电压，若Wj1，T2导通导通;若若Flotox的浮置栅没充电荷，则的浮置栅没充电荷，则T1导通，在位线导通，在位线Bj上读出上读出为为0；若；若Flotox的浮置栅上充有电荷，则的浮置栅上充有电荷，则T1截止，在位截止，在位线线Bj上读出为上读出为1.图图7.2.12Gf3V5Vb.b.擦除（写擦除（写1 1）状态）状态7.2.3 7.2.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROMEPROM）c.c.写入

11、（写写入（写0)0)状态状态三、三、快闪存储器（快闪存储器（Flash MemoryFlash Memory）其结构和其结构和EPROM中的中的SIMOS管相似，只是浮置管相似，只是浮置栅和衬底之间的氧化层的厚度不同。栅和衬底之间的氧化层的厚度不同。7.2.3 7.2.3 可擦除的可编程只读存储器（可擦除的可编程只读存储器（EPROMEPROM）5V0V图图7.2.13 叠栅叠栅MOS管和存储单元管和存储单元7.3 7.3 随机存储器（随机存储器（RAMRAM）7.3.1 7.3.1 静态随机存储器（静态随机存储器（SRAMSRAM）一一、SRAM的结构和工作原理的结构和工作原理 SRAM电路

12、一般由存储矩阵、地址译码器和读电路一般由存储矩阵、地址译码器和读/写控制电路（也叫输入写控制电路（也叫输入/输出电路）三部分组成，其框输出电路）三部分组成，其框图如图所示。图如图所示。图图7.3.1图为图为1024410244位的位的RAM2114RAM2114的工作原理图的工作原理图图图7.3.2A9u地址译码器地址译码器u10根地址线根地址线A0A9，分，分2组，组，6根行地址输入线根行地址输入线A8A3加到行地址译码器上，其输出为加到行地址译码器上，其输出为2664根行根行地址输出线地址输出线X0X63；u4根列地址输入线根列地址输入线A2A0、A9加到列地址译码器加到列地址译码器上，译

13、出上，译出24 16列地址输出线；列地址输出线；u其输出信号从已选中一行里挑出要读写的其输出信号从已选中一行里挑出要读写的4个存个存储单元，即每个字线包含储单元，即每个字线包含4位位I/O1 I/O4。7.3.1 7.3.1 静态随机存储器（静态随机存储器（SRAMSRAM）其中：其中：存储单元：存储单元：64644096，排列成排列成64行和行和64列的矩阵列的矩阵如：如：A9A2A0=0001,A8A3=111110时，则时，则Y1=1,X62=1,这样可这样可对它们交点对它们交点D4D1进行读写操作。进行读写操作。*存储矩阵：存储矩阵：21142114中有中有6464行行（164)164

14、)列列40964096个存个存储单元，每个存储单元都是由储单元，每个存储单元都是由6 6个个NMOSNMOS管组成，其示管组成，其示意图如图所示。意图如图所示。7.3.1 7.3.1 静态随机存储器（静态随机存储器（SRAMSRAM）二、二、SRAMSRAM的静态存储单元的静态存储单元 静态存储单元静态存储单元是在静态触发器的是在静态触发器的基础上附加门控管基础上附加门控管而成，它是靠触发而成，它是靠触发器的自保持功能存器的自保持功能存储数据的。储数据的。1.MOS管构成：管构成：7.3.1 7.3.1 静态随机存储器（静态随机存储器（SRAMSRAM）图图7.3.5*7.3.2 7.3.2

15、动态随机存储器（动态随机存储器（DRAMDRAM）（自学）（自学）7.4 7.4 存储容量的扩展存储容量的扩展7.4.1 7.4.1 位扩展方式位扩展方式 若每一片若每一片ROM或或RAM的的字数够用而位数不足字数够用而位数不足时，时，应采用位扩展方式。应采用位扩展方式。接法：将各片的地址线、读写线、接法：将各片的地址线、读写线、片选线并联即可。片选线并联即可。7.4.2 7.4.2 字扩展方式字扩展方式 若每一片存储器若每一片存储器(ROM或或RAM）的数据）的数据位数够而位数够而字数不够字数不够时，则需要采用字扩展方式，以扩大整个存时，则需要采用字扩展方式，以扩大整个存储器的字数，得到字数

16、更多的存储器。储器的字数，得到字数更多的存储器。图是用图是用8 8片片1024110241的的RAMRAM构成构成1024810248的的RAMRAM接线图。接线图。7.4.1 7.4.1 位扩展方式位扩展方式图图7.4.1图是由两片图是由两片2114扩展成扩展成10248位的位的RAM电路连线图。电路连线图。7.4.1 7.4.1 位扩展方式位扩展方式7.4.2 7.4.2 字扩展方式字扩展方式例例7.4.1 用用4片片2568位的位的RAM接成一个接成一个10248位的位的RAM接线图接线图10248 RAM解：解：每一片每一片25682568的的A A0 0 A A7 7可提供可提供2

17、28 8256256个地址，为个地址，为0 00 0到到1 11 1，用扩展的字，用扩展的字A A8 8、A A9 9构成的两位代码区别四片构成的两位代码区别四片25682568的的RAMRAM，即将，即将A A8 8、A A9 9译成四个低电平信号，分译成四个低电平信号，分别接到四片别接到四片2568RAM2568RAM的的CS CS ，如下表，如下表A9A8CS1 CS2 CS3 CS4 000111011011101101111110四片四片2568RAM2568RAM地址分配为地址分配为(2)(3)(4)图图7.4.3图为由图为由4 4片片21142114构成的构成的409644096

18、4位位RAMRAM的电路连线图。的电路连线图。其各片其各片RAMRAM电路的地址分配如表电路的地址分配如表注：注：注：注：由于由于ROM芯片上没有读芯片上没有读/写控制端，所以除此之写控制端，所以除此之外位扩展方式其余引出线的接法和外位扩展方式其余引出线的接法和RAM相同；而字扩相同；而字扩展方式也同样适用于展方式也同样适用于ROM。如果一片如果一片RAMRAM或或ROMROM的位数和字数都不够，就需要同的位数和字数都不够，就需要同时采用位扩展和自扩展方法，用多片组成一个大的存储时采用位扩展和自扩展方法，用多片组成一个大的存储器系统，以满足对存储容量的要求。器系统，以满足对存储容量的要求。例例

19、7.4.2 7.4.2 试用试用25642564位的位的RAMRAM，用复合扩展的方法组成，用复合扩展的方法组成1024810248位的位的RAMRAM。要求：要求：画出连线图；画出连线图；指出当指出当R/WR/W=1=1，地址为，地址为00110011000011001100时，哪个芯片组被选通？时，哪个芯片组被选通？指出芯片组指出芯片组(0)(0)、(1)(1)、(2)(2)、(3)(3)的地址范围。的地址范围。解解：（1)先用位扩展方式构成先用位扩展方式构成2568位的位的RAM，其连其连线图如图所示；线图如图所示；再由字扩展方式构成再由字扩展方式构成1024810248位位RAMRAM

20、，如图所示，所以，如图所示，所以一共用了一共用了8 8片片25642564位的位的RAMRAM。(2)(2)当地址码为当地址码为0011001100,0011001100,且且R/WR/W=1=1 时，时，A A9 9A A8 8=00=00，2568(1)2568(1)组被选中，其他组被封锁。组被选中，其他组被封锁。(3)2568(1)的地址为（的地址为（0000000000)B(0011111111)B;2568(2)的地址为（的地址为（0100000000)B(0111111111)B;2568(3)的地址为（的地址为（1000000000)B(1011111111)B;2568(4)的

21、地址为（的地址为（1100000000)B(1111111111)B。第八章第八章 可编程逻辑器件可编程逻辑器件（PLD,Programmable Logic DevicePLD,Programmable Logic Device）一、一、PLDPLD的基本特点的基本特点1.1.数字集成电路从功能上有分为通用型、专用型两大类数字集成电路从功能上有分为通用型、专用型两大类2.PLD2.PLD的特点：是一种按通用器件来生产，但逻辑功能是由的特点：是一种按通用器件来生产，但逻辑功能是由用户通过对器件编程来设定的用户通过对器件编程来设定的数字系统二、二、PLDPLD的发展和分类的发展和分类PROMPR

22、OM是最早的是最早的PLDPLD1.1.PAL PAL 可编程逻辑阵列可编程逻辑阵列2.2.FPLA FPLA 现场可编程阵列逻辑现场可编程阵列逻辑3.3.GAL GAL 通用阵列逻辑通用阵列逻辑4.4.EPLD EPLD 可擦除的可编程逻辑器件可擦除的可编程逻辑器件5.5.FPGA FPGA 现场可编程门阵列现场可编程门阵列6.6.ISP-PLD ISP-PLD 在系统可编程的在系统可编程的PLDPLD三、三、LSILSI中用的逻辑图符号中用的逻辑图符号四、四、PLDPLD的编程的编程各种各种PLDPLD均需离线进行编程操作，使用开发系统均需离线进行编程操作，使用开发系统1.1.开发系统开发

23、系统u硬件：计算机硬件：计算机+编程器编程器u软件：开发环境（软件平台）软件：开发环境（软件平台）VHDL,VerilogVHDL,Verilog真值表，方程式，电路逻辑图（真值表，方程式，电路逻辑图（SchematicSchematic）状态转换图（状态转换图（FSMFSM）2.步骤步骤u抽象（系统设计采用抽象（系统设计采用Top-DownTop-Down的设计方法）的设计方法）u选定选定PLDPLDu选定开发系统选定开发系统u编写源程序（或输入文件）编写源程序（或输入文件）u调试，运行仿真，产生下载文件调试，运行仿真，产生下载文件u下载下载u测试测试ispisp器件的编程接口（器件的编程接口（LatticeLattice）开发环境u使用使用ispPLDispPLD的优点：的优点：u不再需要专用编程器不再需要专用编程器u为硬件的软件化提供可能为硬件的软件化提供可能u为实现硬件的远程构建提供为实现硬件的远程构建提供可能可能