数字电路与系统(何艳)第六章.ppt

《数字电路与系统(何艳)第六章.ppt》由会员分享，可在线阅读，更多相关《数字电路与系统(何艳)第六章.ppt（52页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、三、任意进制计数器 1.用触发器和逻辑门设计任意进制计数器(2)置数法（利用置数控制端，并行输入端）置最小数法 2.用MSI二、十进制计数器构成任意进制计数器(1)复0法（利用复位端）预置0法 置最大数法 2/17/20231第六章 时序逻辑电路(3)计数器的扩展（级联）3.MSI任意进制计数器 2.分析与设计 3.典型电路 四、移存型计数器 1.概述(1)环形计数器(2)扭环形计数器 2/17/20232第六章 时序逻辑电路三、任意进制计数器 1.用触发器和逻辑门设计任意进制计数器 解：(1)求触发器级数(2)列综合表 例 6.5.1 试用JKFF和与非门设计按自然二进制码计数的M=5的同步

2、加法计数器。取 n=3。2/17/20233第六章 时序逻辑电路表6.5.9 例6.5.1的综合表Q3Q2Q1Q3Q2Q1J3K3J2K2J1K10000010010010100110100110010111001111000001000101011110110010100111001110偏离状态nnnn+1n+1n+12/17/20234第六章 时序逻辑电路(3)求各触发器的激励函数(4)作逻辑图 J2=Q1nK2=；Q1nQ2nJ3=K3=1；Q1nJ1=K1=；Q3nQ3n2/17/20235第六章 时序逻辑电路图6.5.13 例6.5.1的逻辑图 清“0”2/17/20236第六章

3、时序逻辑电路2.用MSI二、十进制计数器构成任意进制计数器 N进制(1)复0法（利用复位端）M进制 NM 指导思想：顺序计数的过程中跳跃N-M个状态。S0 S1 S2 SM-1 SM SN-1 2/17/20237第六章 时序逻辑电路例1 试用74161用复0法设计M=6的计数器。解：74161为异步复0方式，起跳状态为S6，即：(0110)2。电路图如下所示：图6.5.14(a)异步复0法 2/17/20238第六章 时序逻辑电路表6.5.10 图6.5.14(a)电路的状态转移表Q3Q2Q1Q0状态转移路线00000001001000110100010101/01/00起跳状态2/17/2

4、0239第六章 时序逻辑电路图6.5.15 图6.5.14(a)电路的工作波形图CPQ0Q1Q2Q3CR1234562/17/202310第六章 时序逻辑电路采用异步复0法时，触发器不能同时复0引起的现象。00000001001000110100010101102/17/202311第六章 时序逻辑电路图6.5.16 能可靠复0的异步复位电路(a)电路2/17/202312第六章 时序逻辑电路(b)波形图图6.5.16 Q0Q1Q2Q3RDCR12345600000011CP2/17/202313第六章 时序逻辑电路例2 试用7490用复0法设计M=6的计数器。解：7490为异步复0方式，起跳

5、状态为S6，即：(0110)8421BCD。电路图如下所示：图6.5.14(b)异步复0法 2/17/202314第六章 时序逻辑电路例3 试用74163用复0法设计M=6的计数器。解：74163为同步复0方式，起跳状态为S5，即：(0101)2。电路图如下所示：图6.5.14(c)同步复0法 2/17/202315第六章 时序逻辑电路模N相加(即“和”除N，取余数)(2)置数法（利用置数控制端，并行输入端）S预 S预+1 S预+(M-1)S预M 置最小数法 SN-M SN-(M-1)SN-2 SN-1 2/17/202316第六章 时序逻辑电路SN-M SN-(M-1)SN-2 SN-1 S

6、N-(M+1)例6.5.2 试用74161用置最小数法实现M=12的计数器。解：74161为同步置数方式，最小数为：=(0100)2。N-M=16-12=4电路接法和工作状态转移表分别如图6.5.17和表6.5.11所示。2/17/202317第六章 时序逻辑电路图6.5.17 例6.5.2的电路图 2/17/202318第六章 时序逻辑电路表6.5.11 例6.5.2的状态转移表Q3Q2Q1Q0状态转移路线0000000100100011010001010110011110001001101010111100110111101111跳过状态起跳状态2/17/202319第六章 时序逻辑电路预

7、置0法 电路图如图6.5.18所试。SM S0 SM-1 S1 S2 例6.5.3 试用74161用预置0法设计M=6的计数器。解：74161为同步置数方式，反馈状态为：SM-1，即：S5，5=(0101)2，2/17/202320第六章 时序逻辑电路图6.5.18 例6.5.3的电路图 2/17/202321第六章 时序逻辑电路置最大数法 SM-2 SN-1 SM-1 S0 S1 S2 电路及工作状态转移表分别如图6.5.19和表6.5.12所示。例6.5.4 试用74161用置最大数法设计M=12的计数器。解：74161为同步置数方式，反馈状态为：SM-2，即：S10，10=(1010)2

8、，2/17/202322第六章 时序逻辑电路图6.5.19 例6.5.4的电路图 2/17/202323第六章 时序逻辑电路表6.5.12 例6.5.4的状态转移表Q3Q2Q1Q0状态转移路线0000000100100011010001010110011110001001101010111100110111101111起跳状态跳过状态2/17/202324第六章 时序逻辑电路扩展方案：(以2个N进制计数器扩展为例）(3)计数器的扩展（级联）a.N=N2 M N2 Mb.M=N1 N2扩展方法：a.异步级联 b.同步级联 2/17/202325第六章 时序逻辑电路图6.5.20 异步级联 000

9、0 0000 74160(2)74160(1)0000 0001 0000 1001 0001 0000 0000 0000 74160(2)74160(1)1001 1001 进位2/17/202326第六章 时序逻辑电路图6.5.21 同步级联 进位2/17/202327第六章 时序逻辑电路例6.5.5 试用两片74160接成M=29的计数器。解法1：采用整体预置0法，如图6.5.22所示。图6.5.22 例6.5.5的整体预置0法 进位2/17/202328第六章 时序逻辑电路解法2：采用整体复0法，如图6.5.23所示。图6.5.23 例6.5.5的整体复0法 进位2/17/20232

10、9第六章 时序逻辑电路CR：异步清0端。3.MSI任意进制计数器 CT：功能控制端；QCCCP一个计数周期清02/17/202330第六章 时序逻辑电路表6.5.13 T213 功能表CRCTCP功能1异步清“0”00计数01保持2/17/202331第六章 时序逻辑电路表6.5.14 T213 接线表模长2，4，8，1635679101112131415R10Q0Q0Q1Q0Q0Q1Q0Q2Q0Q1Q0R2Q1Q2Q2Q1Q3Q3Q1Q3Q2Q2Q1R3Q2Q3Q3Q3Q2R4Q32/17/202332第六章 时序逻辑电路四、移存型计数器 1.概述（以n级移存型计数器为例）2.分析与设计(i

11、=2,3,n)=Qin+1Qi-1n=？Q1n+1Qn+1=JiQn +KiQn i i i=Qn(Qn +Qn)i-1 i i Qn+1=Di i=Qn i-1(i=2,3,n)2/17/202333第六章 时序逻辑电路图6.5.25 移存型计数器的一般结构FnFn-1F2F1组合逻辑CP2/17/202334第六章 时序逻辑电路例 6.5.6 试用DFF设计 M=6的移存型计数器。解(1)选用3个触发器。(2)列综合表。(3)求激励函数(4)作电路图从2n个状态中按移存规律找出所需的M个状态。关键：2/17/202335第六章 时序逻辑电路图6.5.26 Q3 Q2 Q1 左移状态流程图有

12、效循环000010001011100101111110Q3Q2Q12/17/202336第六章 时序逻辑电路表6.5.15 例6.5.6的综合表Q3Q2Q1D10001001101111110110010002/17/202337第六章 时序逻辑电路3.典型电路(1)环形计数器 电路构成特点：原码反馈，即：=Q1n+1Q4n结论：n位触发器可实现模M=n的环形计数器。(2)扭环形计数器 电路构成特点：反码反馈，即：结论：n位触发器可实现模M=2n的扭环形计数器。=Q1n+1Q4n2/17/202338第六章 时序逻辑电路图6.5.27 环形计数器2/17/202339第六章 时序逻辑电路表6.

13、5.16 环形计数器状态转移表CPQ4Q3Q2Q1状态转移路线010001000120010301002/17/202340第六章 时序逻辑电路图6.5.28 环形计数器状态转移图Q4Q3Q2Q11001001101101100010010000001001010110111111011010101101000001111有效循环2/17/202341第六章 时序逻辑电路11011001000010110100Q4Q3 Q2Q1 修改激励函数，使环形计数器具备自启动性示意图D 11 0 0 1 1 0 01 0 1 1 1 0 10 1 1 1 0 1 10 1 0 1 0 1 00 0 1

14、1 0 0 11 1 1 0 1 1 11 1 0 0 1 1 01 0 1 0 1 0 10 1 1 0 0 1 10 0 0 0 0 0 0D1 Q4 Q3 Q2 Q1 Q4 Q3 Q2 Q1nn n nn+1n+1n+1n+11 1 0 1 1 1 01 1 1 1 1 1 1D1=Q3Q2Q1=Q3+Q2+Q12/17/202342第六章 时序逻辑电路图6.5.29 扭环形计数器2/17/202343第六章 时序逻辑电路图6.5.30 扭环形计数器状态转移图1100011111100011100000011111000000101010100111010101011001001011有

15、效循环无效循环Q4Q3Q2Q12/17/202344第六章 时序逻辑电路用MSI移存器构成环形或扭环形计数器。=Q0n+1DSR=Q3n图6.5.31 74194构成的环形计数器2/17/202345第六章 时序逻辑电路表6.5.17 图6.5.31电路的状态转移表CPQ0Q1Q2Q3状态转移路线111102011131011411012/17/202346第六章 时序逻辑电路作业题6.22(b)6.252/17/202347第六章 时序逻辑电路2/17/202348第六章 时序逻辑电路2/17/202349第六章 时序逻辑电路表6.5.2 74161 的功能表 =0011保持保持1011计数

16、计数0000 11111111同步并入同步并入d0d1d2d3d0d1d2d301异步清除异步清除00000功能功能D0D1D2D3CPT(S2)P(S1)LDCRQ3nQ2nQ1nQ0nQCCnQ3nQ2nQ1nQ0nQCCnQ3n+1Q2n+1Q1n+1Q0n+1QCC=Q3Q2Q1Q0T2/17/202350第六章 时序逻辑电路异步级联电路的工作波形图 CPQ0Q1Q2QCC1289101112010010100100001000000000Q300011000QCC(1)2/17/202351第六章 时序逻辑电路如：N=16，求下面两数的模16相加结果。15+2=？结果为：1S0 S1 S2 S14 S15 2/17/202352第六章 时序逻辑电路