数字设计课件第9章存储器、cpld和fpga.ppt

《数字设计课件第9章存储器、cpld和fpga.ppt》由会员分享，可在线阅读，更多相关《数字设计课件第9章存储器、cpld和fpga.ppt（28页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Chapter 9 Memory、CPLD and FPGA本章只要求存储器中的本章只要求存储器中的ROM及其用及其用于组合逻辑电路的设计于组合逻辑电路的设计2/17/20232/17/2023chapter 9memorymemoryROM(read-only memory)RAM(random-access memory)Non-volatile while powered downVolatile while powered downOften be used store firmware or initial program of the computerData exchange a

2、nd storing temporarily in CPU or other microprocessormemory：store bits in a structured way2/17/2023chapter 99.1 Read-Only Memory(ROM)9.1 Read-Only Memory(ROM)1.basic strcture2nb ROMn-bit address inputb-bit data outputA0A1A2An-2An-1D0D1Db-1D0Db-1000An-1A0001111b-bit datasketch map of RAM2/17/2023chap

3、ter 92.Internal ROM structureRow(address)decoderA0A1An-1storage array（Mb）D0Db-1output circuit01Maddress input Data output2/17/2023chapter 9word line bit lineaddress decoder输出电路输出电路address inputa data stored unitdata stored arrayData outputhas diode:store 1no diode:store 084 ROM structure2/17/2023cha

4、pter 93.Two-dimensional decoding1281ROM000000000011110010000001111111100001111111地址地址2/17/2023chapter 9MOS transistors as storage elementsMOS transistors as storage elements2/17/2023chapter mercial ROM mercial ROM typesmask-programmable ROM,array connections are programmed during semiconductor manuf

5、acture using a mask.very fast.very dense.expensive,2-4 week turn-around,low powerProgrammable ROM(PROM),fuses to program once in the field,use PROM programmer,inexpensiveword linebit linefuse2/17/2023chapter 9EPROM（Erasable PROM）,fuses implemented using floating-gate MOS transistors to program 10k10

6、0k times in the field,erased by flooding with UV light.E2PROM（Electrically EPROM）,byte-program,individual stored bits may be erased electrically.flash E2PROM,a specific type of E2PROM that is erased and programmed in large blocks2/17/2023chapter 9floating-gate MOS storage elementsfloating-gate MOS s

7、torage elementserased by UV light2/17/2023chapter 9按照数据的输入按照数据的输入/输出分为串行输出分为串行EEPROM和并行和并行EEPROM。串行串行EEPROM：在读写数据时，输入：在读写数据时，输入/输出时通过输出时通过2线、线、3线、线、4线或线或SPI总线等接口方式进行的。总线等接口方式进行的。并行并行EEPROM：数据的输入：数据的输入/输出是通过并行总线进输出是通过并行总线进行的。行的。近期，低功耗，写入近期，低功耗，写入/擦除速度快的产品很多，如擦除速度快的产品很多，如Microchip公司的新型公司的新型8千位、千位、16千位

8、串行千位串行EEPROM，最快时钟，最快时钟10MHZ，写入时间，写入时间5ms，电流，电流3mA,内置写内置写保护功能，可保存数据达保护功能，可保存数据达200年，承受年，承受100万次擦写。万次擦写。Atmel公司的公司的AT24C系列系列2/17/2023chapter 95.Using ROM for“random”combinational logic functionsStore the output value of a given truth table in the ROM,the function inputs are connected to the address in

9、put.Exp1:the dual polarity decoder.(P.801)POLI1I0Y3 Y2 Y1 Y00000111001101101011010111110100100010101001100010111000184 ROMA0A1A2D0D1D3D2POLI1I0Y0Y1Y2Y32/17/2023chapter 9Exp2:44 multiplierExp2:44 multiplier每行第一个每行第一个数据单元的数据单元的地址地址每行包含每行包含16个数据单元的数据个数据单元的数据2/17/2023chapter 9More Exp.:ROM在同步时序电路设计中的应用在

10、同步时序电路设计中的应用位序列信号的产生：计数器位序列信号的产生：计数器 ROM法法设计一个码长为设计一个码长为8位的序列信号发生器，信号序列为位的序列信号发生器，信号序列为01111110。CLKCLRLDENPENTDCBAQCQDQBQARCOADD2ADD1ADD0 SEQ VCCCLKD0D1D2D384ROM2/17/2023chapter 9addressQC QB QAROM中存储的数中存储的数据据 D3D0000000000100010100001011000110000011010001110000111100002/17/2023chapter 9ROM在组合电路设计中的

11、应用在组合电路设计中的应用试用试用84ROM实现如下组合逻辑函数实现如下组合逻辑函数 F1=AB+AC,F2=AB+BC解：先化作标准和式解：先化作标准和式 以输入变量作为以输入变量作为ROM的地址，将输出值的地址，将输出值放入放入ROM单元。单元。用用16字字4位位ROM实现实现2输入变量的与非、输入变量的与非、或非、异或和同或或非、异或和同或 实现实现4位二进制码位二进制码格雷码的转换格雷码的转换2/17/2023chapter 9Random-access memory(RAM)Random-access memory(RAM)Static RAMDynamic RAMboth are

12、volatileRandom access means:locations in the memory can be written to or read from in any order,regardless of the memory location that was last accessed.store a bit of data in the state of a flip-flopstore a bit of data as a charge in a capacitor2/17/2023chapter 99.3 Static Random-Access Memory2nb R

13、AM structureA0A1Din0An-2An-1D0D1Db-1Dinb-1CSOEWEAddress inputsData inputsControl inputsData outputsD0Db-1000An-1A0001111CS、OE有效，有效，b位数据输出位数据输出CS、WE有效，有效，b位数据输入位数据输入2/17/2023chapter 9SRAM internal structureSRAM internal structureAddress decoderA0A1An-1Storage array(Mb)D0Db-1Output circuit01MD0Db-1WR/

14、RDcontrolWE_LCS_LOE_L2/17/2023chapter 9A static-RAM cellSEL_L、WR_L both negated,D latch hold the data；SEL_L is asserted,tri-state buffer enable,data output(read);SEL_L、WR_L both be asserted,D latch open,a new bit is stored.store a bit of data in the state of a flip-flop2/17/2023chapter 9synchronous

15、SRAMsynchronous SRAMA bit of storage is also a latch.Control,addresses and writing or reading data are all occurred at the edge of the same clock.2/17/2023chapter 99.4 dynamic RAMWrite:Charge the capacitor-store 1;Discharge the capacitor-store 0.Read:Precharge bit line to a voltage halfway between H

16、 and L;Set word line to H;The capacitor voltage is H-bit line is pulled slightly higherThe capacitor voltage is L-bit line is pulled slightly lowerstore a bit of data in a separate capacitor through a MOS transistor,and need to be refreshed periodically.2/17/2023chapter 92/17/2023chapter 9SDRAMSDRAM

17、Control and data operations are referenced to a common clock signal.是是single data rate,与系统总线速度同步，在与系统总线速度同步，在一个时钟周期的上升沿传输一次数据。一个时钟周期的上升沿传输一次数据。曾经是曾经是PC电脑上最为广泛应用的一种电脑上最为广泛应用的一种内存类型内存类型，分为，分为PC66、PC100、PC133等不同规格，等不同规格，而规格后面的数字就代表着该内存最大所能而规格后面的数字就代表着该内存最大所能正常工作系统总线速度正常工作系统总线速度 2/17/2023chapter 9双数据传输模

18、式双数据传输模式同步动态随机存储器，即同步动态随机存储器，即DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory)是一种继是一种继SDRAM后产生的后产生的内存内存技技术，为具有双倍数据传输率之术，为具有双倍数据传输率之SDRAM，其数，其数据传输速度为系统频率之两倍，由于速度增据传输速度为系统频率之两倍，由于速度增加，其传输效能优于传统的加，其传输效能优于传统的SDRAM。一个时钟周期内传输两次次数据，它能够在一个时钟周期内传输两次次数据，它能够在时钟的上升期和下降期各传输一次数据时钟的上升期和下降期各传输一次

19、数据。2/17/2023chapter 9存储容量的扩展存储容量的扩展 1.位扩展位扩展 例：从例：从10244bit扩展为扩展为10248bit 解：将解：将4比特的芯片增加一片，地址线接至两片芯片的相同比特的芯片增加一片，地址线接至两片芯片的相同的地址端。的地址端。2114芯片位扩展芯片位扩展D0D1D2D3D4D5D6D7CSR/WAA09L0AW/RCS9A2114（I）数据输出数据输出CSR/WAA09L2114（）D0D1D2D3D0D1D2D32/17/2023chapter 9 2.字扩展字扩展 例：从例：从10244bit扩展为扩展为40964bit2114芯片字扩展芯片字扩展2-4译码器D0A10A11R/WA9 A0A11 A10=10A11 A10=11A11 A10=01A11 A10=00D3 D0CSR/WAA09L2114（1）D0D1D2D3CSR/WAA09L2114（2）D0D1D2D3CSR/WAA09L2114（3）D1D2D3CSR/WAA09L2114（4）D0D1D2D32/17/2023chapter 9