第3章_组合逻辑电路.pptx

《第3章_组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《第3章_组合逻辑电路.pptx（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、3.1 组合逻辑电路特点 组合逻辑电路的特点任意时刻的输出现状态取决于该时刻输入信号的状态，而与信号作用之前电路的状态无关。组合逻辑电路在结构上的特点在结构上不存在输出到输入的反馈通路。第1页/共89页3.1 组合逻辑电路特点 组合逻辑电路的框图表示 第2页/共89页3.2小规模集成电路构成的组合电路的分析与设计分析方法从电路的输入到输出逐级写出逻辑函数式，通过简化的函数式或真值表，确定电路的逻辑功能。【例3-1】试分析电路的逻辑功能，要求写出逻辑表达式，列出真值表第3页/共89页3.2小规模集成电路构成的组合电路的分析与设计从电路的输入到输出逐级写出逻辑函数式。该电路可用于该电路可用于3人表

2、决，多数同人表决，多数同 意，表决通过。通常将该逻辑电路意，表决通过。通常将该逻辑电路称为三人表决电路。称为三人表决电路。第4页/共89页逻辑电路的分析：例：如图电路，分析其功能为了方便，我们给所有的门编个号，相应的输出用门的编号作为下标，然后每经过一个门就写出它的表达式，直至最后的输出端。由于表达式简单，故不列真值表也可以得出其功能，功能为：A,B的比较电路，两者相同时输出为0，否则为1第5页/共89页再如：第6页/共89页3.2小规模集成电路构成的组合电路的分析与设计设计方法设计是按照给定的逻辑问题，运用相应的器件，设计出能实现其逻辑功能的电路。设计通常可按以下步骤进行：（1）分析事件的因

3、果关系，确定输入变量和输出变量。（2）定义逻辑状态的含意并对逻辑变量赋值。（3）根据给定事件的因果关系列出真值表。（4）由真值表写出对应的逻辑函数式。（5）选定器件的类型。第7页/共89页设计方法（6）将逻辑函数化简或变换。（7）根据简化或变换了的逻辑函数表达式画出逻辑图【例3-2】试用六个与非门设计一个水箱控制电路。A、B、C为三个电极。当电极被水浸没时，会有信号输出。水面在A、B间为正常状态，点亮绿灯G；水面在B、C间或在A以上为警示状态，点亮黄灯Y；水面在C以下为危险状态，点亮红灯R。第8页/共89页设计方法解：确定输入输出变量并状态赋值，列真值表。第9页/共89页设计方法由真值表画出卡

4、诺图第10页/共89页设计方法化简第11页/共89页例：例：水位高于水位高于A A点点时，两个水泵时，两个水泵均不工作。均不工作。第12页/共89页水位低于水位低于A A点点而高于而高于B B点点时，小水泵时，小水泵P P单独工作。单独工作。第13页/共89页水位低于水位低于B B点点而高于而高于C C点点时，大水泵时，大水泵Q Q单独工作。单独工作。第14页/共89页水位低于水位低于C C点点时，两个水泵时，两个水泵同时工作。同时工作。第15页/共89页解：设计要求中已经规定了输入输出变量及其逻辑值的含义，不必重复，列真值表如下。A B C P Q0101010101010101010101

5、XXXXXXXX0000011111水位低于A、B、C时，P、Q同时工作。水位低于A、B而高于C时，只有Q工作。分别作P和Q的卡诺图并化简，得：1X01XXX0卡诺图中的X，在化简时既可以看作0，也可以看作1，视情形确定。11XX0XX0化简可得：第16页/共89页3.3 编码器编码是指用文字、符号和数码等来表示某种信息的过程。实现编码的数字电路称作编码器。编码器的逻辑功能就是把输入的每一个高、低电平信号编成一组对应的二进制代码。第17页/共89页二进制编码器对二进制编码的组合电路称为二进制编码器。二进制编码器的输入信号个数N与输出二进制数位数n的关系为 第18页/共89页二进制编码器【例3-

6、4】试设计一个输入为低电平有效、输出编码为原码输出的三位二进制编码器。解：三位二进制编码器可以有八个输入信号和三位输出代码。列出真值表为第19页/共89页二进制编码器由真值表写出输出函数表达式为：第20页/共89页二进制编码器由与非门组成的三位二进制编码器的逻辑电路图第21页/共89页 集成集成3位二进制优先编码器位二进制优先编码器集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148ST为使能输入端，低电平有效。YS为使能输出端，通常接至低位芯片的ST端。YS和ST配合可以实现多级编码器之间的优先级别的控制。YEX为扩展输出端，是控制标志。YEX 0表示是编码输出；Y

7、EX 1表示不是编码输出。第22页/共89页集成集成3 3位二进制优先编码器位二进制优先编码器74LS14874LS148的真值表的真值表输输入入：逻辑：逻辑0(0(低电平）有效低电平）有效输输出出：逻辑：逻辑0(0(低电平）有效低电平）有效第23页/共89页 二进制优先编码器【例3-6】试用74HC148接成16线-4线优先编码器。解：若要构成16线-4线优先编码器，就要求有16个编码输入端和4个代码输出端。因此需要用两片74HC148完成。16线-4线优先编码器的16个编码输入端 中 优先级最高，优先级最低。第24页/共89页集成集成3 3位二进制优先编码器位二进制优先编码器74LS148

8、74LS148的级联的级联16线线-4线优先编码器线优先编码器第25页/共89页A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Y2Y1Y0Y3 Y2Y1Y0Y2Y1Y00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 11 1 11 1 11 1 11 1 11 1 11 1 11 1 11 1 11

9、 1 11 1 11 1 11 1 11 1 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1高位片低位片输出输入第26页/共89页 二-十进制优先编码器74HC147为二-十进制优先编码器。第27页/共89页3.4译码器译码为编码的逆过程。实现译码的逻辑电路称译码为编码的逆过程。实现译码的逻辑电路称为译码器。为译码器。二进制译码器二进制译码器二进制译码器（二进制译码器（binary decoder）的输入是一组二）的输入是一组二进制代码，输出是一组高、低电平信号。进制代码，输出是一组高、低电平信号。74HC138是集成的是集成的CMOS 3线线-8线译码器。

10、线译码器。A2、A1、A0 为三位二进制代码输入端，为三位二进制代码输入端，是八个译码输出端，是八个译码输出端，S1、是三个使能输入端。是三个使能输入端。第28页/共89页二进制译码器第29页/共89页二进制译码器第30页/共89页二进制译码器由逻辑图可写出译码器的各输出函数表达式：第31页/共89页二进制译码器【例例3-8】试用试用3线线-8线译码器线译码器74HC138组成组成4线线-16线线译码器，输出为低电平有效。译码器，输出为低电平有效。解：4线-16线译码器的输出端有16个，而74HC138的输出端为8个，因此需要用2片74HC138来组成4线-16线译码器。定义：定义：1号片的输

11、出对应于4线-16线译码器的输出端 ，2号片的输出则对应于输出端 。74HC138有3个代码输入端 ，而4线-16线译码器的代码输入端 为4个，因此只能利用一个使能控制端作为第4个输入端。第32页/共89页二进制译码器【例例3-8】试用试用3线线-8线译码器线译码器74HC138组成组成4线线-16线线译码器，输出为低电平有效。译码器，输出为低电平有效。第33页/共89页二-十进制译码器二二-十进制译码器输入为一组十进制译码器输入为一组BCD代码，输出则是一组代码，输出则是一组高、低电平信号。高、低电平信号。74HC42是是CMOS二二-十进制译码器。十进制译码器。第34页/共89页二-十进制

12、译码器74HC42是是CMOS二二-十进制译码器。十进制译码器。第35页/共89页 半导体数码管和七段字形译码器半导体数码管是用发光二极管半导体数码管是用发光二极管(简称简称LED)组成的字形组成的字形来显示数字。来显示数字。半导体数码管有共阳极和共阴极两种类型。第36页/共89页 半导体数码管和七段字形译码器7448是输出高电平有效的七段字形译码器。是输出高电平有效的七段字形译码器。第37页/共89页 半导体数码管和七段字形译码器译码器译码器7448驱动共阴数码管的接线图驱动共阴数码管的接线图第38页/共89页 半导体数码管和七段字形译码器输出低电平有效的译码器输出低电平有效的译码器7447

13、驱动共阳数码管的接线驱动共阳数码管的接线图图第39页/共89页3.5 数据分配器与数据选择器数据分配器数据分配器数据分配器可以将一路数据分配到多路通道中去。数据分配器可以将一路数据分配到多路通道中去。第40页/共89页3.5 数据分配器与数据选择器数据分配器数据分配器【例例3-10】试用试用74HC138实现反码输出的八路数据分实现反码输出的八路数据分配器。配器。解：八路数据分配器的地址选择输入端需要解：八路数据分配器的地址选择输入端需要3个，而个，而74HC138的代码输入端也为的代码输入端也为3个，且二者功能相同。个，且二者功能相同。74HC138的代码输入端当作数据分配器的地址选择输的代

14、码输入端当作数据分配器的地址选择输入端。这样，入端。这样，74HC138的输入端就仅剩下的输入端就仅剩下3个使能输入个使能输入端，八路数据分配器的数据输入端就必须从端，八路数据分配器的数据输入端就必须从3个使能输个使能输入端中选取。入端中选取。第41页/共89页3.5 数据分配器与数据选择器数据分配器数据分配器【例例3-10】试用试用74HC138实现反码输出的八路数据分实现反码输出的八路数据分配器。配器。第42页/共89页 数据选择器数据选择器数据选择器(multiplexer)是在地址选择信号的控制下，是在地址选择信号的控制下，从多路输入数据中选择一路作为输出的电路，又叫多路从多路输入数据

15、中选择一路作为输出的电路，又叫多路开关，简称开关，简称MUX。第43页/共89页 数据选择器CD4512是具有三态输出功能的是具有三态输出功能的CMOS八选一数据选八选一数据选择器。择器。D7 D0为为8个数据输入端，个数据输入端，F为数据输出端，为数据输出端，A2A1A0是是地址选择输入端。地址选择输入端。为允许输入端。为允许输入端。第44页/共89页3.6 数值比较电路数值比较电路（数值比较电路（magnitude comparator）是用来比）是用来比较两个二进制数的大小或是否相等的电路。较两个二进制数的大小或是否相等的电路。比较原理比较原理比较两个二进制数的大小要从最高位开始比较至最

16、低比较两个二进制数的大小要从最高位开始比较至最低位，比较结果为相等、小于和大于三种情况中的一种。位，比较结果为相等、小于和大于三种情况中的一种。一位比较器一位比较器【例例3-12】试设计一位数值比较器，用来比较试设计一位数值比较器，用来比较Ai与与Bi的大小。的大小。第45页/共89页一位比较器解：两个比较的一位数据分别为解：两个比较的一位数据分别为Ai与与Bi，其比较结果，其比较结果为为AiBi，AiBi，Ai=Bi。第46页/共89页一位比较器用门电路实现的一位比较器。用门电路实现的一位比较器。第47页/共89页四位比较器CC14585是四位数值比较器集成电路是四位数值比较器集成电路。第4

17、8页/共89页二进制加法运算两个n位二进制数相加的过程，是从最低有效位开始相加，形成和数并传送进位最后得到结果。最低位只有加数和被加数相加，这种两个一位数相加称为半加；完成加数、被加数、低位的进位数三个一位数相加称为全加。实现半加运算的电路称为半加器实现全加运算的电路称为全加器。第49页/共89页二进制加法运算1.半加器和全加器第50页/共89页二进制加法运算1.半加器和全加器【例3-13】试设计一位二进制全加器。它的两个数据输入为Ai和Bi，进位输入为Ci，和及进位输出分别为Si和Ci+1。解：根据二进制加法法则可以列出的真值表见表第51页/共89页二进制加法运算1.半加器和全加器其表达式为

18、第52页/共89页二进制加法运算1.半加器和全加器第53页/共89页二进制加法运算2.加法器实现多位二进制数加法运算的电路称为加法器。按各位数相加方式不同可分为串行加法器和并行加法器。并行加法器按进位方式又可分为串行进位并行加法器和超前进位并行加法器两种。第54页/共89页二进制加法运算2.加法器四位超前进位加法器74283第55页/共89页二进制加法运算2.加法器四位超前进位加法器74283第56页/共89页二进制减法运算1.用补码完成减法运算X与Y的减法运算可写成X-YX+-Y的补码加法运算运算步骤如下：（1）把减法运算表示成加法运算；（2）将两数各自求补；（3）将求补后的两个补码相加，如

19、有溢出则丢掉，然后再对运算结果求补，可得到原码表示的值。第57页/共89页二进制减法运算2.求反电路M1时异或门输出为输入的反码；M0时输出与输入相同。第58页/共89页 二进制乘法运算用与门实现的一位乘法器第59页/共89页 二进制乘法运算【例3-18】试设计4位无符号数的组合乘法器。解：假设被乘数a=a3a2a1a0，乘数b=b3b2b1b0，a和b均为无符号整数。第60页/共89页第61页/共89页算术逻辑单元算术逻辑单元（ALU，arithmetic and logic unit）不仅能做加法、减法等算术运算，而且也能实现与、与非、或、或非、异或、数码比较等逻辑运算。【例3-19】试设

20、计一个逻辑框图如图3-43所示、其功能如表3-21及3-22所示的一位算术逻辑单元。其中M端为方式控制输入端，M1执行算术运算，M0执行逻辑运算。S1、S0为操作选择输入端，Ai、Bi是参加操作的两个数据输入端，Ci是算术运算的进位输入端，Ci+1是进位输出端，Fi为算术运算或逻辑运算结果输出端。第62页/共89页算术逻辑单元第63页/共89页算术逻辑单元将真值表转化为最简的与或表达式，其结果为：变换为：第64页/共89页算术逻辑单元同理可写出Ci+1的表达式：根据表达式画出的ALU逻辑图如图3-44所示。第65页/共89页算术逻辑单元第66页/共89页3.8 奇偶校验电路奇偶校验电路是根据传

21、输代码的奇偶性检查数据传输过程中是否出现错误的电路。奇偶校验的基本原理奇偶校验的基本原理奇偶校验的基本方法就是在待发送的有效数据位（信息码）之外再增加一位奇偶校验位(又称监督码)构成传输码。校验位的加入，使传输码中含1的个数可以为奇数（奇校验），也可以是偶数（偶校验）。在接收端通过检查接收到的传输码中1的个数的奇偶性，就可以判断传输过程中是否出现了错误。第67页/共89页奇偶校验的基本原理奇偶校验的原理框图第68页/共89页奇偶校验的基本原理【例3-20】结合图3-46所示的原理图，试设计三位二进制码的并行奇校验电路。解：假设三位二进制码用A、B、C组合表示，奇偶发生器产生的奇校验位用WOD1

22、表示，奇偶校验器的奇校验输出用WOD2表示。列出如表所示的三位二进制码的奇校验传输码表由表可得奇偶发生器的输出也可得奇偶校验器的输出第69页/共89页奇偶校验的基本原理 第70页/共89页奇偶校验的基本原理 由表达式画出的三位二进制码的并行奇校验电路如图3-47所示。图中WE1、WE2分别为偶校验监督码和偶校验输出检验码。第71页/共89页中规模集成奇偶发生器/校验器 74HC280是CMOS中规模集成奇偶发生器校验器。既可做为奇偶发生器，也可做为奇偶校验器。A、B、C、I是九位输入代码，WOD是奇校验输出端，WE是偶校验输出端。第72页/共89页中规模集成奇偶发生器/校验器 八位奇校验系统第

23、73页/共89页3.9 用中规模集成电路构成的组合电路的设计 用中规模集成电路设计组合逻辑电路通常的设计步骤如下：（1）分析事件的因果关系，确定输入变量和输出变量，列出真值表。（2）由真值表写出逻辑函数表达式。（3）将逻辑函数表达式变换成与所用的中规模集成电路逻 辑函数式相似的形式，并采用对比法进行比较，从而确定中规模集成电路的输入。第74页/共89页【例3-21】试用74HC138实现逻辑函数。解：74HC138的逻辑函数表达式与要实现逻 辑函数表达式是相似的。设A2=A，A1=B，A0=C，则 根据此式画出实现逻辑函数的逻辑图3.9 用中规模集成电路构成的组合电路的设计 第75页/共89页

24、3.9 用中规模集成电路构成的组合电路的设计 第76页/共89页 译码器的应用译码器的应用1、用二进制译码器实现逻辑函数、用二进制译码器实现逻辑函数画出用二进制译码器和与非门实现这些函数的接图。画出用二进制译码器和与非门实现这些函数的接图。写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非-与非式。与非式。第77页/共89页 用数据选择器实现逻辑函数用数据选择器实现逻辑函数基本原理基本原理数据选择器的主要特点：（1）具有标准与或表达式的形式。即：（2）提供了地址变量的全部最小项。（3）一般情况下，Di可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形

25、式构成。所以，利用数据选择器的输入Di来选择地址变量组成的最小项mi，可以实现任何所需的组合逻辑函数。第78页/共89页【例3-22】试用八选一数据选择器实现逻辑函数解：用数据选择器实现逻辑函数时可以采用函数表达式对比，也可以使用真值表对比。函数表达式对比：八选一数据选择器的输出逻辑函数：3.9 用中规模集成电路构成的组合电路的设计 第79页/共89页令A=A2，B=A1，C=A0，则被实现的逻辑函数为：比较两个表达式，可得 真值表对比：将数据选择器的真值表与被实现逻辑函数真值表列在一起并对比，求出D0D7的值。3.9 用中规模集成电路构成的组合电路的设计 第80页/共89页真值表和逻辑图3.

26、9 用中规模集成电路构成的组合电路的设计 第81页/共89页【例3-23】试用四选一数据选择器设计一判定电路。只有在主裁判同意的前提下，三名副裁判中多数同意，比赛成绩才被承认，否则比赛成绩不予承认。解：设主裁判为A，三名副裁判分别为B、C、D，同意用1表示，不同意用0表示；比赛成绩为F。承认用1表示，不承认用0表示。令A=A1，B=A0。此时C、D成为数据输入。3.9 用中规模集成电路构成的组合电路的设计 第82页/共89页根据题意列出的真值表3.9 用中规模集成电路构成的组合电路的设计 第83页/共89页【例3-24】试用四位二进制加法器74283实现一个十进制调整电路，假设输入的数据为四位

27、二进制数。解：由二进制数转换为BCD时分两种情况：当输入的四位二进制数所对应的十进制数值大于9时，则需要进行加6调整否则，不需要修正。3.9 用中规模集成电路构成的组合电路的设计 第84页/共89页当输入的四位二进制数小于、等于9时，相当于原输入的四位二进制数与0相加。而当输入的四位二进制 数大于9时，应与6相加。3.9 用中规模集成电路构成的组合电路的设计 第85页/共89页3.10 组合逻辑电路的竞争-冒险竞争-冒险的产生组合逻辑电路在输入输入信号逻辑电平发生变化的瞬间，电路有可能会产生竞争-冒险现象。竞争是指逻辑门的两个输入信号从不同电平同时向相反电平跳变的现象。第86页/共89页 组合电路中的竞争冒险1、产生竞争冒险的原因在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰信号，使电路产生错误的输出，这种现象称为竞争冒险。产生竞争冒险的原因：主要是门电路的延迟时间产生的。干扰信号第87页/共89页2、消除竞争冒险的方法、消除竞争冒险的方法有圈相切，则有竞争冒险有圈相切，则有竞争冒险增加冗余项，增加冗余项，消除竞争冒险消除竞争冒险第88页/共89页感谢您的观看！第89页/共89页