第5章存储器学习.pptx

《第5章存储器学习.pptx》由会员分享，可在线阅读，更多相关《第5章存储器学习.pptx（76页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 存存储储器器是是计计算算机机系系统统中中具具有有记记忆忆功功能能的的部部件件，它它是是由由大大量量的的记记忆忆单单元元(或或称称基基本本的的存存储储电电路路)组组成成的的,用用来来存存放放用用二二进进制制数数表示的程序和数据。表示的程序和数据。5.15.1存储器概述存储器概述第1页/共76页实际上存储系统是快慢搭配，具有层次结构的，实际上存储系统是快慢搭配，具有层次结构的，如图所示。如图所示。速度快速度快 容量小容量小速度慢速度慢 容量大容量大寄存器寄存器内部内部Cache外部外部Cache主存储器主存储器辅助存储器辅助存储器大容量辅助存储器大容量辅助存储器微机存储系统的层次结构微机存储系统

2、的层次结构微机存储系统的层次结构微机存储系统的层次结构CPU第2页/共76页存储器操作：存储器操作：读操作，非破坏性。读操作，非破坏性。写操作，破坏性。写操作，破坏性。存储器的职能：存储器的职能：信息交换中心。信息交换中心。数据仓库。数据仓库。第3页/共76页一、存储器分类一、存储器分类一、存储器分类一、存储器分类1.1.1.1.内存储器内存储器内存储器内存储器(内存或主存内存或主存内存或主存内存或主存)功能功能：存储当前运行所需的程序和数据。：存储当前运行所需的程序和数据。特特点点：CPU可可以以直直接接访访问问并并与与其其交交换换信信 息，容量小，存取速度快。息，容量小，存取速度快。第4页

3、/共76页2.2.2.2.外存储器外存储器外存储器外存储器(外存外存外存外存)功能功能：存储当前不参加运行的程序和数据。：存储当前不参加运行的程序和数据。特特点点：CPU不不能能直直接接访访问问，配配备备专专门门设设备备才才能能进进行行信信息息交交换换，容容量量大大，存取速度慢。存取速度慢。第5页/共76页软盘和软盘驱动器第6页/共76页目目前前，存存储储器器使使用用的的存存储储介介质质有有半半导导体体器器件件，磁磁性性材材料料，光光盘盘等等。一一般般把把半半导导体体存存储储器器芯芯片片作作为为内内存存。由由于于半半导导体体存存储储器器具具有有存存取取速速度度快快、集集成成度度高高、体体积积小

4、小、功功耗耗低低、应应用用方方便便等等优优点点，在在此此我我们们只只讨讨论论半导体存储器半导体存储器。第7页/共76页存储器的主要技术指标存储器的主要技术指标存储器的主要技术指标存储器的主要技术指标1.1.1.1.存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量（存放二进制信息的总位数）存储容量存储容量=存储单元个数存储单元个数每个存储单元的位数每个存储单元的位数常用单位：常用单位：常用单位：常用单位：MBMB、GBGB、TBTB其中：其中：其中：其中：1kB=21kB=21010B 1M=2B 1M=21010kB=2kB=220

5、20B B 1GB=2 1GB=21010MB=2MB=23030B 1TB=2B 1TB=21010GB=2GB=24040B B第8页/共76页2.2.2.2.存取时间和存取周期存取时间和存取周期存取时间和存取周期存取时间和存取周期存存取取时时间间又又称称存存储储器器访访问问时时间间。指指启启动动一一次次存存储储器器操操作作到到完完成成该该操操作作所所需需的的时时间间 tA。存存取取周周期期是是连连续续启启动动两两次次独独立立的的存存储储器器操操作作所所需需的的最最小小的的时时间间间间隔隔TC，一一般般TCtA。第9页/共76页3.3.3.3.可靠性可靠性可靠性可靠性可可靠靠性性指指存存储

6、储器器对对电电磁磁场场及及温温度度等等变变化的抗干扰能力。化的抗干扰能力。4.4.4.4.功耗功耗功耗功耗功功耗耗低低的的存存储储系系统统可可以以减减少少对对电电源源容容量的要求，同时提高可靠性。量的要求，同时提高可靠性。第10页/共76页5.25.2半导体存储器半导体存储器按制造工艺分类 晶体管晶体管晶体管晶体管-晶体管逻辑存储器晶体管逻辑存储器晶体管逻辑存储器晶体管逻辑存储器 TTL TTL 器件器件器件器件 场效应晶体管存储器场效应晶体管存储器场效应晶体管存储器场效应晶体管存储器 MOS MOS 器件器件器件器件 注：相对速度快、功耗大、集成度低、价格高。注：相对速度快、功耗大、集成度低

7、、价格高。注：相对速度快、功耗大、集成度低、价格高。注：相对速度快、功耗大、集成度低、价格高。注：相对速度低、功耗小、集成度高、价格低。注：相对速度低、功耗小、集成度高、价格低。注：相对速度低、功耗小、集成度高、价格低。注：相对速度低、功耗小、集成度高、价格低。5.2.15.2.1半导体存储器的分类半导体存储器的分类半导体存储器的分类半导体存储器的分类第11页/共76页uu按使用属性分类按使用属性分类 随机存取存储器随机存取存储器随机存取存储器随机存取存储器 RAM RAM（Random Acess MemoryRandom Acess Memory）仅读存储器仅读存储器仅读存储器仅读存储器

8、ROM ROM（Read Only MemoryRead Only Memory）注：易失性存储器，掉电丢失数据注：易失性存储器，掉电丢失数据注：易失性存储器，掉电丢失数据注：易失性存储器，掉电丢失数据注：非易失性存储器，掉电保持数据注：非易失性存储器，掉电保持数据注：非易失性存储器，掉电保持数据注：非易失性存储器，掉电保持数据第12页/共76页半导体存储器只读存储器（ROM）随机存取存储器（RAM）掩膜式ROM一次性可编程ROM（PROM）可擦除可编程ROM（EPROM）电擦除可编程ROM（EEPROM）闪存（FLASH Memory)静态静态RAMRAM（SRAMSRAM）动态动态RAMR

9、AM（DRAMDRAM）非易失非易失RAM(NVRAM)RAM(NVRAM)伪静态伪静态RAM(PSRAM)RAM(PSRAM)双口双口RAMRAM铁电存储器铁电存储器(FcRAM)(FcRAM)第13页/共76页按连接方式分类 并行存储器芯片并行存储器芯片并行存储器芯片并行存储器芯片 串行存储器芯片串行存储器芯片串行存储器芯片串行存储器芯片 注：多位并行处理，相对传送速度快。注：多位并行处理，相对传送速度快。注：多位并行处理，相对传送速度快。注：多位并行处理，相对传送速度快。注：一位一位串行处理，相对传送速度慢。注：一位一位串行处理，相对传送速度慢。注：一位一位串行处理，相对传送速度慢。注：

10、一位一位串行处理，相对传送速度慢。第14页/共76页半导体存储器的组成半导体存储器的组成半导体存储器的组成半导体存储器的组成 半半导体存体存储器由地址寄存器，器由地址寄存器，译码电路、存路、存储体、体、读读/写驱动器、数据寄存器、控制逻辑等写驱动器、数据寄存器、控制逻辑等6个部分组成。个部分组成。AB地地 址址 寄寄 存存 器器 MARMAR地地 址址 译译 码码 器器存存 储储 体体 MM读读 写写 驱驱 动动 器器数数 据据 寄寄 存存 器器 MDRMDRDB 控制逻辑控制逻辑启动启动片选片选读读/写写存储器的基本组成存储器的基本组成第15页/共76页1.1.存储体存储体存储体存储体 基本

11、存储电路是组成存储器的基础和核心，基本存储电路是组成存储器的基础和核心，它用于存放一位二进制信息它用于存放一位二进制信息“0”0”或或“1”1”。若干。若干基本存储电路（或称记忆单元）组成一个存储单基本存储电路（或称记忆单元）组成一个存储单元，一个存储单元一般存储一个字节，即存放元，一个存储单元一般存储一个字节，即存放8 8位位二进制信息，存储体是存储单元的集合体。二进制信息，存储体是存储单元的集合体。2.2.译码驱动电路译码驱动电路译码驱动电路译码驱动电路 该电路实际上包含译码器和驱动器两部分。该电路实际上包含译码器和驱动器两部分。译码器的功能是实现多选译码器的功能是实现多选1 1，即对于某

12、一个输入的，即对于某一个输入的地址码，地址码，N N个输出线上有唯一一个高电平（或低电个输出线上有唯一一个高电平（或低电平）与之对应。平）与之对应。第16页/共76页译码器A5A4A3A2A1A06301存储单元64个单元行译码A2A1A0710列译码A3A4A501764个单元单译码双译码对存储体的译码有两种方式：单译码结构：字线选择所有单元；双译码结构：通过行列地址线来选择存储单元双译码可以减少选择线的数目，从而简化芯片设计是主要采用的译码结构译码驱动电路译码驱动电路译码驱动电路译码驱动电路第17页/共76页译码驱动电路译码驱动电路译码驱动电路译码驱动电路在上图中，存储单元的大小可以是一位

13、，也可以是多位。如果是多位，则在具体应用时应将多位并起来。单译码：16个4位的存储单元双译码：1024个存储单元第18页/共76页3.3.地址寄存器地址寄存器地址寄存器地址寄存器 用于存放用于存放CPUCPU访问存储单元的地址，经译码访问存储单元的地址，经译码驱动后指向相应的存储单元。驱动后指向相应的存储单元。4.4.读读读读/写电路写电路写电路写电路 包括包括包括包括读读出放大器、写入出放大器、写入出放大器、写入出放大器、写入电电路和路和路和路和读读/写控制电路，写控制电路，用以完成对被选中单元中各位的读出或写入操作。用以完成对被选中单元中各位的读出或写入操作。第19页/共76页5.5.数据

14、寄存器数据寄存器数据寄存器数据寄存器 用于用于用于用于暂时暂时存放从存存放从存存放从存存放从存储单储单元元元元读读出的数据，或从出的数据，或从出的数据，或从出的数据，或从CPUCPU或或I/OI/O端口送出的要写入存储器的数据。端口送出的要写入存储器的数据。6.6.控制逻辑控制逻辑控制逻辑控制逻辑 接收来自接收来自接收来自接收来自CPUCPU的启动、片选、读的启动、片选、读/写及清除命写及清除命令，经控制电路综合和处理后，产生一组时序信令，经控制电路综合和处理后，产生一组时序信号来控制存储器的读号来控制存储器的读/写操作。写操作。第20页/共76页1 1、六管静态存储电路、六管静态存储电路、六

15、管静态存储电路、六管静态存储电路图图5.7为为6个个MOS管组成的管组成的双稳态电路双稳态电路。5.35.3读写存储器读写存储器RAMRAM基本存储电路基本存储电路基本存储电路基本存储电路第21页/共76页 图5.7 六管静态RAM基本存储电路Y地址译码地址译码VccV7 I/OV8 I/OV3V4V5V2V6AV1B DiDiX地址译码地址译码图图中中V V1 1V V2 2是是工工作作管管，V V3 3V V4 4是是负负载载管管，V V5 5V V6 6是是 控控 制制 管管，V V7 7V V8 8也也是是控控制制管管，它它们们为为同同一一列列线线上上的的存存储单元共用。储单元共用。第

16、22页/共76页特点：特点：(1)不需要刷新，简化外围电路。不需要刷新，简化外围电路。(2)内部管子较多，功耗大，集成度低。内部管子较多，功耗大，集成度低。第23页/共76页刷新放大器数据数据I/O线线T1CS行选择信号行选择信号单管DRAM基本存储元电路T2列选择列选择 信号信号图图5.85.85.85.8为单管动态为单管动态RAMRAM的基本存储电路，由的基本存储电路，由MOSMOS晶体管和一个电容晶体管和一个电容C CS S组成。组成。2 2、单管存储电路、单管存储电路、单管存储电路、单管存储电路第24页/共76页特点：特点：(1)每每次次读读出出后后，内内容容被被破破坏坏，要要采采取取

17、恢恢复复措施，即需要刷新，外围电路复杂。措施，即需要刷新，外围电路复杂。(2)集成度高，功耗低。集成度高，功耗低。第25页/共76页 典型的静态典型的静态RAM芯片芯片 不不同同的的静静态态RAMRAM的的内内部部结结构构基基本本相相同同，只只是是在在不不同同容容量量时时其其存存储储体体的的矩矩阵阵排排列列结结构构不不同同。典典型型的的静静态态RAMRAM芯芯片片如如Intel Intel 61166116（2K2K 8 8位位），62646264（8K8K 8 8位位），6212862128（16K16K 8 8位位）和和6225662256（32K32K 8 8位）等。位）等。图图5 5.

18、9.9为为SRAM 6264SRAM 6264芯片的引脚图，其容量为芯片的引脚图，其容量为8K8K 8 8位，位，即共有即共有8K8K（2 21313）个单元，每单元）个单元，每单元8 8位。因此，共需地址线位。因此，共需地址线1313条，即条，即A A1212AA0 0；数据线；数据线8 8条即条即I/OI/O8 8I/OI/O1 1、WEWE、OEOE、CECE1 1、CECE2 2的共同作用决定了的共同作用决定了SRAM 6264SRAM 6264的操作方式，如表的操作方式，如表5.25.2所示。所示。第26页/共76页1 2 3 4 5 6 7 8 9 10 11 12 13 1428

19、 27 26 25 24 23 22 21 20 19 18 17 16 156264 NC A4 A5 A6 A7 A8 A9 A10 A11 A12I/O1 I/O2 I/O3GNDVCCWE CE2 A3 A2 A1 OE A0 CE1 I/O8 I/O7 I/O6 I/O5 I/O4 表表5 5.2 6264的操作方式的操作方式I/O1 I/O8IN写 0100IN写 1100OUT读 0101高阻输出禁止1101高阻未选中0高阻未选中1I/O1 I/O8方式 WE CE1CE2OE 图5.9 SRAM 6264引脚图第27页/共76页 典型的动态典型的动态RAM芯片芯片 一一种种典典

20、型型的的DRAMDRAM如如Intel Intel 21642164。21642164是是64K64K 1 1位位的的DRAMDRAM芯芯片片，片片内内含含有有64K64K个个存存储储单单元元，所所以以，需需要要1616位位地地址址线线寻寻址址。为为了了减减少少地地址址线线引引脚脚数数目目，采采用用行行和和列列两两部部分分地地址址线线各各8 8条条，内内部部设设有有行行、列列地地址址锁锁存存器器。利利用用外外接接多多路路开开关关，先先由由行行选选通通信信号号RASRAS选选通通8 8位位行行地地址址并并锁锁存存。随随后后由由列列选选通通信信号号CASCAS选选通通8 8位位列列地地址址并并锁锁

21、存存，1616位位地地址址可选中可选中64K64K存储单元中的任何一个单元。存储单元中的任何一个单元。第28页/共76页 图5.10 Intel 2164 DRAM芯片引脚图GNDDin A7 A5 A4 A3 A6 Dout VCCA0 A1 A2 NC21641 16 WERASCASA0A7：地址输入：地址输入 CAS：列地址选通：列地址选通 RAS：行地址选通：行地址选通 WE：写允许：写允许 Din：数据输入：数据输入 Dout：数据输出数据输出 Vcc：电源：电源 GND：地：地 第29页/共76页 ROM ROM ROM主要由主要由主要由地址译码器地址译码器地址译码器、存储矩存储

22、矩存储矩阵阵阵、控制逻辑控制逻辑控制逻辑和和和输出电路输出电路输出电路四部分组成四部分组成四部分组成与与与RAMRAMRAM不同之处是不同之处是不同之处是ROMROMROM在使用时只在使用时只在使用时只能读出，不能随机写入。能读出，不能随机写入。能读出，不能随机写入。5.4 5.4 只读存储器只读存储器ROMROM基本存储电路基本存储电路基本存储电路基本存储电路第30页/共76页掩膜掩膜掩膜掩膜ROMROM特点：特点：(1)器件制造厂在制造时编制程序器件制造厂在制造时编制程序,用户用户不能修改。不能修改。(2)用于产品批量生产。用于产品批量生产。(3)可由二极管和三极管电路组成。可由二极管和三

23、极管电路组成。第31页/共76页1.1.1.1.字译码结构字译码结构字译码结构字译码结构 图图5.115.11为三极管构成的为三极管构成的4 4 4 4位的存储矩位的存储矩阵，地址译码采用阵，地址译码采用单译码单译码方式，它通过对所方式，它通过对所选定的某选定的某字线置成低电平字线置成低电平来选择读取的字。来选择读取的字。位于矩阵交叉点并与位线和被选字线相连的位于矩阵交叉点并与位线和被选字线相连的三极管导通，使该位线上输出电位为低电平，三极管导通，使该位线上输出电位为低电平，结果输出为结果输出为“0”0”，否则为，否则为“1”1”。第32页/共76页用用MOS三极三极管取代二极管便构成了管取代

24、二极管便构成了MOS ROM阵列阵列字线字线1 字线字线2 字线字线3 字线字线4字地址译码器VDDD4 D3 D2 D1A1A000 01 10 11位位线线4位位线线3位位线线2位位线线14 3 2 1位位字字1 2 3 40 0 1 01 1 0 11 1 1 00 1 0 0D4 D3 D2 D1MOS管ROM阵列第33页/共76页特点：存储的信息不是易失的，即特点：存储的信息不是易失的，即特点：存储的信息不是易失的，即当电源掉电后又上电时，存储信息当电源掉电后又上电时，存储信息当电源掉电后又上电时，存储信息是不变的是不变的是不变的第34页/共76页二、可编程二、可编程二、可编程二、可

25、编程ROM(PROM)ROM(PROM)可可可编编编程程程ROMROMROM（PROMPROMPROM）是是是一一一种种种允允允许许许用用用户户户编编编程程程一一一次次次的的的ROMROMROM，其其其存存存储储储单单单元元元通通通常常常用用用二二二极极极管管管或或或三三三极极极管管管实实实现现现。图图图5-125-125-12所所所示示示存存存储储储单单单元元元为为为双双双极极极型型型三三三极极极管管管，其其其发发发射射射极极极串串串接接接了了了一一一个个个可可可熔熔熔金金金属属属丝丝丝，出出出厂厂厂时时时，所所所有有有存存存储储储单单单元元元的的的熔熔熔丝丝丝都都都是是是完完完好好好的的的

26、。编编编程程程时时时，通通通过过过字字字线线线选选选中中中某某某个个个晶晶晶体体体管管管。若若若准准准备备备写写写入入入1 1 1，则则则向向向位位位线线线送送送高高高电电电平平平，此此此时时时管管管子子子截截截止止止，熔熔熔丝丝丝将将将被被被保保保留留留；若若若准准准备备备写写写入入入0 0 0，则则则向向向位位位线线线送送送低低低电电电平平平，此此此时时时管管管子子子导导导通通通，控控控制制制电电电流流流使使使熔熔熔丝丝丝烧烧烧断断断，不可能再恢复，故只能进行一次编程。不可能再恢复，故只能进行一次编程。不可能再恢复，故只能进行一次编程。第35页/共76页图5-12 熔丝式PROM的基本存储

27、结构第36页/共76页 制制造造时每每一一单元元都都由由熔熔丝接接通通，则存存储的的都都是是0 0信信息息。用用户可可根根据据程程序序需需要要，利利用用编程程写写入入器器对选中中的的基基本本存存储电路路通通以以20-50mA20-50mA电流流，将熔将熔丝烧断，断，则该单元存元存储信息信息1 1。第37页/共76页特点：特点：(1)出厂时里面没有信息。出厂时里面没有信息。(2)用户根据自己需要对其进行设置用户根据自己需要对其进行设置(编程编程)。(3)只能使用一次，一旦进行了编程不能擦除只能使用一次，一旦进行了编程不能擦除片内信息。片内信息。第38页/共76页三、可擦除、可编程三、可擦除、可编

28、程三、可擦除、可编程三、可擦除、可编程ROMROM（EPROMEPROM）在在在在在在实实实际际际工工工工工工作作作作作作中中中中中中，一一一一一一个个个个个个新新新新新新设设设计计计的的的的的的程程程程程程序序序序序序往往往往往往往往往往往往需需需需需需要要要要要要经经经历历历调调调试试试、修修修修修修改改改改改改过过过程程程程程程，如如如如如如果果果果果果将将将将将将这这这个个个个个个程程程程程程序序序序序序写写写写写写在在在在在在ROMROMROM和和和PROMPROMPROM中中中，就就就很很很不不不方方方便便便了了了。EPROMEPROMEPROM是是是一一一种种种可可可以以以多多多

29、次进行擦除和重写的次进行擦除和重写的次进行擦除和重写的ROMROMROM。第39页/共76页可擦除可编程可擦除可编程 EPROM 基本存储单元基本存储单元基本存储单元基本存储单元 位存储原理位存储原理位存储原理位存储原理 由浮栅雪崩注入由浮栅雪崩注入 MOS MOS 管构成管构成初始浮栅未注入电子，位存储初始浮栅未注入电子，位存储“1”1”编程使浮栅注入电子，位存储编程使浮栅注入电子，位存储“0”0”光照使浮栅电子消失，位存储光照使浮栅电子消失，位存储“1”1”第40页/共76页EPROMEPROM的基本存储电路和的基本存储电路和FAMOSFAMOS结构结构P PP PS SD D SIO S

30、IO22 SIO SIO22+N N基底基底源极源极漏极漏极多晶硅浮置栅多晶硅浮置栅字选线字选线浮浮置置栅栅 场场效效应应管管位位线线(a)EPROM(a)EPROM的基本存储结构的基本存储结构(b)(b)浮置栅雪崩注入型场效应管结构浮置栅雪崩注入型场效应管结构第41页/共76页特点：特点：(1)可以多次修改擦除。可以多次修改擦除。(2)EPROM通过紫外线光源擦除通过紫外线光源擦除(编程后，编程后，窗口应贴上不透光胶纸窗口应贴上不透光胶纸)。第42页/共76页 典型的典型的EPROM芯片芯片 常常 用用 的的 典典 型型 EPROM芯 片 有：2716（2K8）、2732（4K8）、2764

31、（8K8）、27128（16K8）、27256（32K8）、27512（64K8）等。第43页/共76页EPROM芯片2716存储容量为2K824个引脚：11根地址线A10A08根数据线DO7DO0片选/编程CE*/PGM读写OE*编程电压VPP功能功能VDDA8A9VPPOE*A10CE*/PGMDO7DO6DO5DO4DO3123456789101112242322212019181716151413A7A6A5A4A3A2A1A0DO0DO1DO2Vss第44页/共76页Intel-27128芯芯 片片 是是 一一 块块 16K8bit的的EPROM芯片，如图所示：芯片，如图所示：允许输

32、出和片允许输出和片选逻辑选逻辑CEA0A13 Y译码译码X译码译码 输出缓冲输出缓冲 Y门门16K 8位位存储矩阵存储矩阵 OE数据输出数据输出.PGM 27128结构框图第45页/共76页VCCPGM A13 A8 A9 A11 OE A10 CE D7 D6 D5 D4 D3 1 2 3 4 5 6 7 8 9 10 11 12 13 1428 27 26 25 24 23 22 21 20 19 18 17 16 1527128VPP A12 A7 A6 A5 A4 A3 A2 A1 A0D0 D1 D2GND封装及引脚27128封装图 A0A13 地址输入，地址输入，214=16K D

33、0D7 双向数据线双向数据线 VPP 编程电压输入端编程电压输入端 OE 输出允许信号输出允许信号 CE 片选信号片选信号 PGM 编程脉冲输入端，读数据编程脉冲输入端，读数据 时，时，PGM=1第46页/共76页操作方式操作方式读读输出禁止输出禁止备用备用(功率下降功率下降)编程禁止编程禁止编程编程Intel 编程编程校验校验Intel 标识符标识符CEOEPGMA9VppVcc输出输出L L H H L L L LL H X X H H L LH H X X L L H HX X X X X X X HVcc Vcc Vcc Vcc Vcc Vcc Vcc VccVcc Vcc Vcc V

34、pp Vpp Vpp Vpp VccDOUT 高阻高阻 高阻高阻 高阻高阻 DIN DIN DOUT 编码编码27128操作方式操作方式第47页/共76页 基本存储单元基本存储单元基本存储单元基本存储单元 位存储原理位存储原理位存储原理位存储原理 189页图页图5-17由控制栅隧道效应由控制栅隧道效应 MOS MOS 管构成管构成初始电子未注入浮栅，位存储初始电子未注入浮栅，位存储“1”1”编程使电子经隧道注入浮栅，位存储编程使电子经隧道注入浮栅，位存储“0”0”编程使电子从浮栅泄放，位存储编程使电子从浮栅泄放，位存储“1”1”注：可多次电擦多次电写注：可多次电擦多次电写 电可擦除的可编程电可

35、擦除的可编程电可擦除的可编程电可擦除的可编程ROMROM（EEPROMEEPROM）第48页/共76页Flash：闪存与EEPROM的区别：容量大与RAM的区别：寿命较短，编程较慢发展速度惊人，目前单片容量已达几Gb 广泛应用于计算机技术的各个领域广泛应用于计算机技术的各个领域 第49页/共76页 本节要解决两个问题：本节要解决两个问题：一个是如何用一个是如何用容量较小容量较小、字长较短字长较短的芯片，组的芯片，组成微机系统所需的存储器；成微机系统所需的存储器；另一个是存储器与的连接方法与应注意另一个是存储器与的连接方法与应注意的问题。的问题。5.4存储器与存储器与CPU的接口技术的接口技术第

36、50页/共76页 用位或位的存储器芯片构成位的存储器，可采用位或位的存储器芯片构成位的存储器，可采用位并联的方法。例如，可以用用位并联的方法。例如，可以用片片位的芯片组位的芯片组成容量为成容量为位位的存储器。这时，各的存储器。这时，各芯片的数据线分芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起则并联在一起。或。或用片用片位的芯片，组成位的芯片，组成位的存储器位的存储器的情况。这时，一片芯片的数据线接数据总的情况。这时，一片芯片的数据线接数据总线的低线的低4 4位，另一片芯片的数据线则接数据总线的高位，另一片芯片的数

37、据线则接数据总线的高4 4位。位。而两片芯片的地址线及控制线则分别并联在一起。而两片芯片的地址线及控制线则分别并联在一起。一、存储器芯片的扩充（一）位数的扩充位扩展第51页/共76页第52页/共76页第53页/共76页 当扩充存储容量时，采用当扩充存储容量时，采用地址串联地址串联的方法。这时，要用到的方法。这时，要用到地址地址译码电路译码电路，以其输入的地址码来区分高位地址，而以其，以其输入的地址码来区分高位地址，而以其输输出端的控制线出端的控制线来对具有相同低位地址的几片存储器芯片来对具有相同低位地址的几片存储器芯片进行片进行片选选。（二）地址的扩充字扩展 地址地址译码电路译码电路是一种可以

38、是一种可以将地址码翻译成相应控制信号的将地址码翻译成相应控制信号的电路电路。有。有2-42-4译码器，译码器，3-83-8译码器等。例如，一个译码器等。例如，一个2-42-4译码器，译码器，输入端为输入端为A0A0、A1 2A1 2位地址码，输出位地址码，输出4 4根控制线，对应于地址码根控制线，对应于地址码的的4 4种状态，不论地址码种状态，不论地址码A0A0、A1A1为何值，输出总是只有一根线为何值，输出总是只有一根线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。处于有效状态，如逻辑关系表中所示，输出以低电平为有效。第54页/共76页第55页/共76页 例：下例：下图是用图是用4

39、4片片16K816K8位的存储器芯片（或是经过位扩位的存储器芯片（或是经过位扩充的芯片组）组成充的芯片组）组成64K864K8位存储器的连接线路。位存储器的连接线路。16K16K存储器芯存储器芯片的地址为片的地址为1414位，而位，而64K64K存储器的地址码应有存储器的地址码应有1616位。连接时，位。连接时，各芯片的各芯片的1414位地址线可直接接地址总线的位地址线可直接接地址总线的A0A0A13A13，而地址总，而地址总线的线的A15A15，A14A14则接到则接到2-42-4译码器的输入端，其输出端译码器的输入端，其输出端4 4根选择根选择线分别接到线分别接到4 4片芯片的片选片芯片的

40、片选CSCS端。端。第56页/共76页 因此，在任一地址码时，仅有一片芯片处于被选中的因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片地址范围如下表所示。工作状态，各芯片地址范围如下表所示。第57页/共76页二、存储器与二、存储器与CPUCPU的连接的连接数据总线数据总线控制总线控制总线CPU 地址总线地址总线 存存 储储 器器 CPU与存储器连接示意图与存储器连接示意图 第58页/共76页 存储器与存储器与CPUCPU连接时，原则上可将存储器的地址连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到线、数据线与控制信号线分别接到CPUCPU的地址总线、的地址总线、数据总

41、线和控制总线上去。但在实用中，有些问题数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。必须加以考虑。第59页/共76页(一一)存储器与存储器与CPU连接时应注意问题连接时应注意问题1.1.1.1.CPUCPU总线的负载能力。总线的负载能力。总线的负载能力。总线的负载能力。(1)直流负载能力 一个TTL电平(2)电容负载能力 100PF由由于于存存储储器器芯芯片片是是MOS器器件件，直直流流负负载载很很小，它的输入电容为小，它的输入电容为510PF。所以。所以a.a.小系统中，小系统中，CPU与存储器可直连，与存储器可直连，b.b.大系统中因连接芯片较多，为防总线过载常加驱动器大系统中

42、因连接芯片较多，为防总线过载常加驱动器在在80868086系统中系统中,常用常用82268226、82278227总线收发器实现驱动。总线收发器实现驱动。第60页/共76页2.2.CPUCPU的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合的时序和存储器芯片存取速度的配合选择存储器芯片要尽可能满足CPU取指令和读写存储器的时序要求。一般选高速存储器，避免需要在CPU有关时序中插入TW，降低CPU速度，增加WAIT信号产生电路。第61页/共76页3.3.3.3.存储器的地址分配和选片问题。存储器的地址分配和选片问题。存储器的地址分配和选片问题。存储

43、器的地址分配和选片问题。内存包括内存包括RAMRAM和和ROMROM两大部分，而两大部分，而RAMRAM又分又分为系统区（即监控程序或操作系统占用的内存为系统区（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地区域）和用户区，因而，要合理地分配内存地址空间。址空间。此外，由于目前生产的存储器芯片，其单此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才片的存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片能组成一个存储器，故要求正确解决芯片的片选信号。选信号。第62页/共76页4.4.4.4.各种信号线的配合与连接各种信号

44、线的配合与连接各种信号线的配合与连接各种信号线的配合与连接 由于由于CPUCPU的各种信号要求与存储的各种信号要求与存储器的各种信号要求有所不同，往往器的各种信号要求有所不同，往往要配合以必要的辅助电路。要配合以必要的辅助电路。第63页/共76页 数据线数据线：数据传送一般是双向的。存储器芯片：数据传送一般是双向的。存储器芯片的数据线有的数据线有输入输出共用输入输出共用的和的和输入输出分开输入输出分开的的两的的两种结构。对于共用的数据线，由于芯片内部有三态种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以驱动器，故它可以直接与直接与CPUCPU数据总线连接数据总线连接。而输入。而输入

45、线与输出线分开的芯片，则线与输出线分开的芯片，则要外加三态门要外加三态门，才能与，才能与CPUCPU数据总线相连数据总线相连,如下图所示：如下图所示：第64页/共76页 地址线地址线：存储器的地址线一般可以直接接到：存储器的地址线一般可以直接接到CPUCPU的地址总线。而的地址总线。而大容量的动态大容量的动态RAMRAM，为了减少引线的，为了减少引线的数目，往往采用数目，往往采用分时输入分时输入的方式，这时，需在的方式，这时，需在CPUCPU与与存储器芯片之间加上存储器芯片之间加上多路转换开关多路转换开关，用，用CASCAS与与RASRAS分分别将地址的高位与低位送入存储器。别将地址的高位与低

46、位送入存储器。第65页/共76页 控制线控制线：CPUCPU通过控制线送出命令，以控制存储通过控制线送出命令，以控制存储器的读写操作，以及送出片选信号、定时信号等。器的读写操作，以及送出片选信号、定时信号等。一一般般指指存存储储器器的的WE、OE、CS等等与与CPU的的RD、WR等等相相连连，不不同同的的存存储储器器和和CPUCPU连连接接时时其其使使用用的的控控制信号也不完全相同。制信号也不完全相同。第66页/共76页(二二)片选信号的产生片选信号的产生 单单片片的的存存储储器器芯芯片片的的容容量量是是有有限限的的，整整机机的存储器由若干芯片组成，应考虑到：的存储器由若干芯片组成，应考虑到：

47、1.地址的分配。地址的分配。2.存储器芯片的选择存储器芯片的选择(片选片选)CPU对存储器操作时，先进行片选，再从选中芯片中对存储器操作时，先进行片选，再从选中芯片中根据地址译码选择存储单元进行数据的存取。根据地址译码选择存储单元进行数据的存取。第67页/共76页存存储储器器空空间间的的划划分分和和地地址址编编码码是是靠靠地地址址线线来来实实现现的的。对对于于多多片片存存储储器器芯芯片片构构成成的的存存储储器器其其地地址编码的原则是：址编码的原则是：一一般般情情况况下下，CPU能能提提供供的的地地址址线线根根数数大大于于存存储储器器芯芯片片地地址址线线根根数数，对对于于多多片片6264与与80

48、86相相连连的的存存储储器器，A0A12作作为为片片内内选选址址，A13A19作为选择不同的作为选择不同的6264。1.1.低位片内选址低位片内选址2.2.高位选择芯片高位选择芯片(片选片选)第68页/共76页 全译码法中，对剩余的全部高位地址全译码法中，对剩余的全部高位地址线进行译码称为线进行译码称为全译码法。全译码法。a.译码电路复杂。译码电路复杂。b.每组的地址区间是确定的、唯一的。每组的地址区间是确定的、唯一的。特点：特点：1.1.1.1.全译码法：全译码法：全译码法：全译码法：片选信号产生的方法片选信号产生的方法片选信号产生的方法片选信号产生的方法第69页/共76页 图为全译码的图为

49、全译码的2 2个例子。前一例采用个例子。前一例采用门电路门电路译码，后例采用译码，后例采用3838译译码器码器译码。译码。3838译码器译码器有有3 3个控制端：个控制端：GG1 1，GG2A2A，GG2B2B，只有当，只有当GG1 1=1=1，GG2A2A=0=0，GG2B2B=0=0，同时满足时，译码输出才有效。究竟输出，同时满足时，译码输出才有效。究竟输出(Y(Y0 0YY7 7)中是中是哪个有效，则由选择输入哪个有效，则由选择输入C C、B B及及A A三端状态三端状态决定。决定。CBA=000CBA=000时，时，Y Y0 0有有效，效，CBA=001CBA=001时，时，Y Y1

50、1有效，依此类推。单片有效，依此类推。单片27642764（8K8K8 8位，位，EPROMEPROM）在高位地址）在高位地址A A1919AA1313=0001110=0001110时被选中时被选中。全译码法全译码法G2A G1 G2BY6 74LS138A16第70页/共76页2.2.2.2.线选法：线选法：线选法：线选法：CPU中中用用于于“选选片片”的的高高位位地地址址线线(即即存存储储器器芯芯片片未未用用完完地地址址线线)若若一一根根连连接接一一组组芯芯片片的的片片选选端端，该该根根线线经经反反相相后后，连连接接另另一一组组芯芯片片的的片片选选端端，这这样样一一条条线线可可选选中中两