第四章主存储器.pptx

《第四章主存储器.pptx》由会员分享，可在线阅读，更多相关《第四章主存储器.pptx（89页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1存储器的作用存储器的作用计算机真正工作的场所是计算机真正工作的场所是主存主存（内存内存），），所有驱动程序、操作系统、工作数据、成品所有驱动程序、操作系统、工作数据、成品/半半成品应用程序必须加载到主存中才能由成品应用程序必须加载到主存中才能由CPUCPU读取。读取。高速缓存高速缓存的速度比主存储器快，作为的速度比主存储器快，作为CPUCPU与与内存的缓冲区，主要起到平衡内存的缓冲区，主要起到平衡CPUCPU与主存这间的与主存这间的速度的作用，有效解决了速度的作用，有效解决了CPUCPU速度与主存速度的速度与主存速度的不匹配问题。不匹配问题。辅助存储器辅助存储器（如硬盘、软盘）也称为（如硬盘

2、、软盘）也称为外存外存，用来存放暂时不参加运行的程序和数据，以及永用来存放暂时不参加运行的程序和数据，以及永久存储信息。辅助存储器的容量很大，但存取速久存储信息。辅助存储器的容量很大，但存取速度慢，并且不能为度慢，并且不能为CPUCPU直接访问，必须先将其中直接访问，必须先将其中信息调入主存后，才能为信息调入主存后，才能为CPUCPU所访问。所访问。第1页/共89页2 存储系统的层次结构CPUCACHE主存（内存）辅存（外存）根据各种存储器的存储容量、存取速度和价格比的不同，将它们按照一定的体系结构组织起来，使所放的程序和数据按照一定的层次分布在各种存储器中。第2页/共89页31、主存和高速缓

3、存之间的关系Cache引入:为解决cpu和主存之间的速度差距,提高整机的运算速度,在cpu和主存之间插入的由高速电子器件组成的容量不大,但速度很高的存储器作为缓冲区。Cache特点存取速度快，容量小，存储控制和管理由硬件实现Cache工作原理程序访问的局部性在较短时间内由程序产生的地址往往集中在存储器逻辑地址空间的很小范围内。（指令分布的连续性和循环程序及子程序的多次执行）数据分布不如指令明显，但对数组的访问及工作单元的选择可使存储地址相对集中。第3页/共89页42、主存与辅存之间的关系主存:(半导体)优:速度快缺:容量受限,单位成本高,断电丢失信息辅存:(光盘,磁盘)优:容量大,信息长久保存

4、,单位成本低.缺:存取速度慢CPU正在运行的程序和数据存放在主存暂时不用的程序和数据存放在辅存辅存只与主存进行数据交换第4页/共89页5二二.存储器的分类存储器的分类1.1.按存储器在计算机系统中的作用分类按存储器在计算机系统中的作用分类（1 1）高速缓冲存储器（）高速缓冲存储器（CacheCache）（2 2）主存储器主存储器（3 3）辅助存储器）辅助存储器2.2.按存取方式分类按存取方式分类（1 1）随机存取存储器）随机存取存储器RAMRAM（2 2）只读存储器）只读存储器ROMROM（3 3）顺序存取存储器）顺序存取存储器SAMSAM（sequential Access Memoryse

5、quential Access Memory）（4 4）直接存取存储器）直接存取存储器DAMDAM（Direct Access Memory Direct Access Memory）3.3.按存储介质分类按存储介质分类（1 1）磁芯存储器）磁芯存储器（2 2）半导体存储器）半导体存储器（3 3）磁表面存储器）磁表面存储器（4 4）光存储器）光存储器4.4.按信息的可保存性分类按信息的可保存性分类（1 1）易失性存储器）易失性存储器（2 2）非易失性存储器）非易失性存储器第5页/共89页64.1 4.1 主存储器处于全机中心地位主存储器处于全机中心地位(1)(1)正在运行的程序和数据存放于存储

6、器中。正在运行的程序和数据存放于存储器中。CPUCPU直接从存储器取指令或存取数据。直接从存储器取指令或存取数据。(2).(2).采用采用DMADMA技术或输入输出通道技术，在存储器技术或输入输出通道技术，在存储器和输入输出系统之间直接传输数据。和输入输出系统之间直接传输数据。(3).(3).多处理机系统采用共享存储器来存取和交换多处理机系统采用共享存储器来存取和交换数据。数据。第6页/共89页74.24.2、主存储器分类主存储器分类（1 1）随机存储器）随机存储器RAMRAM（random access memoryrandom access memory）（易失性存储器）易失性存储器）（2

7、 2）只读存储器）只读存储器ROMROM（read-only memoryread-only memory）（非易失性存储器）非易失性存储器）（3 3）可编程序只读存储器）可编程序只读存储器PROMPROM（programmable ROMprogrammable ROM）:一次写一次写入，不能修改。入，不能修改。（非易失性存储器）（非易失性存储器）（4 4）可擦除可编程序只读存储器）可擦除可编程序只读存储器EPROMEPROM（erasable PROMerasable PROM）：）：可用紫外线擦除，擦除后可再次写入。可用紫外线擦除，擦除后可再次写入。（非易失性存储器）（非易失性存储器）（

8、5 5）可用电擦除的可编程序只读存储器）可用电擦除的可编程序只读存储器E E2 2PROMPROM（electrically EPROMelectrically EPROM）：）：可用电改写。可用电改写。（非易失性存储器）（非易失性存储器）第7页/共89页84.3 主存储器的主要技术指标主存储器的主要技术指标 主主存存储储器器的的主主要要性性能能指指标标:主主存存容容量量、存存储储器器存存取取时时间和存储周期时间。间和存储周期时间。（1 1）存储容量）存储容量 按按字字节节或或按按字字寻寻址址，容容量量为为多多少少字字节节，单单位位：KBKB（2 21010），MBMB（2 22020），GB

9、GB（2 23030）；地地址址线线数数决决定定最最大大直直接接寻址空间大小（寻址空间大小（n n位地址：位地址：2 2n n）。）。（2 2）存存取取时时间间（存存储储器器访访问问时时间间）(或或读读/写写时时间间)（memory memory access access timetime）指指启启动动一一次次存存储储器器操操作作到到完完成成该操作所经历的时间。该操作所经历的时间。*读读出出时时间间：指指从从CPUCPU向向MEMMEM发发出出有有效效地地址址和和读读命命令令开开始始，直到将被选单元的内容读出为止所用的时间。直到将被选单元的内容读出为止所用的时间。*写写入入时时间间：指指从从

10、CPUCPU向向MEMMEM发发出出有有效效地地址址和和写写命命令令开开始始，直到信息写入被选中单元为止所用的时间。直到信息写入被选中单元为止所用的时间。第8页/共89页9（3 3）存储周期时间存储周期时间（又称读（又称读/写周期，或访问周期）写周期，或访问周期）CPUCPU连续启动两次独立的存储器操作所需间隔的最连续启动两次独立的存储器操作所需间隔的最小时间。（目前一般存储器可达几纳秒（小时间。（目前一般存储器可达几纳秒（nsns）第9页/共89页104.4 主存储器的基本操作主存储器的基本操作主存储器用来暂时存储主存储器用来暂时存储CPUCPU正在使用的指令和正在使用的指令和数据，它和数据

11、，它和CPUCPU的关系最为密切。的关系最为密切。主存储器和主存储器和CPUCPU的连接是由总线支持的，的连接是由总线支持的，连接形式如图连接形式如图4 41 1所示。所示。第10页/共89页11问题：问题：1.如何完成存储器的读操作？如何完成存储器的读操作？2.如何完成存储器的写操作？如何完成存储器的写操作？CPUCPU与与主主存存之之间间采采取取异异步步工工作作方方式式，以以readyready信信号号表表示示一一次次访访存操作的结束。存操作的结束。2K字n位第11页/共89页12读（取）操作读（取）操作 ：从：从CPUCPU送来的地址所指定的送来的地址所指定的存存 储单元中取出信息，再送

12、给储单元中取出信息，再送给CPUCPU。（1 1）地址）地址-AR-ABAR-ABCPUCPU将地址信号送至地址总线将地址信号送至地址总线（2 2）Read Read CPUCPU发读命令发读命令（3 3）Wait for MFC Wait for MFC 等待存储器工作完成信号等待存储器工作完成信号(ready)(ready)（4 4）(AR)-DB-DR AR)-DB-DR 读出信息经数据总线送至读出信息经数据总线送至CPUCPU写（存）操作写（存）操作 ：将要写入的信息存入：将要写入的信息存入CPUCPU所指定所指定的存储单元中。的存储单元中。（1 1）地址）地址-AR-ABAR-ABC

13、PUCPU将地址信号送至地址总线将地址信号送至地址总线（2 2）数据）数据-DR-DB CPUDR-DB CPU将要写入的数据送到数据总线将要写入的数据送到数据总线（3 3）Write CPUWrite CPU发写信号发写信号（4 4）Wait for MFC Wait for MFC 等待存储器工作完成信号等待存储器工作完成信号(ready)第12页/共89页13主存储器的基本结构主存储器的基本结构存储体存储体地地址址译译码码驱驱动动I/OI/O和和读读写写电电路路地址地址线线数据数据线线读读/写控制写控制线线存储体是存储器的核心，是存储单元存储体是存储器的核心，是存储单元的集合体，而存储单

14、元又是由若干个记忆的集合体，而存储单元又是由若干个记忆单元组成的。单元组成的。地址译码驱动电路包含译码器地址译码驱动电路包含译码器和驱动器两部分组成。译码器将地和驱动器两部分组成。译码器将地址总线输入的地址码转换成与之对址总线输入的地址码转换成与之对应的译码输出线上的有效电平，以应的译码输出线上的有效电平，以表示选中了某一存储单元，然后由表示选中了某一存储单元，然后由驱动器提供驱动电流去驱动相应的驱动器提供驱动电流去驱动相应的读读/写电路，完成对被选中存储单元写电路，完成对被选中存储单元的读的读/写操作。写操作。I/OI/O和读和读/写电路包括读出放大器、写入电路和读写电路包括读出放大器、写入

15、电路和读/写控制电路，用以完成写控制电路，用以完成被选中存储单元中各位的读出和写入操作。被选中存储单元中各位的读出和写入操作。存储器的读存储器的读/写操作是在控制器的控制下进行的。半导体存储芯片中的控写操作是在控制器的控制下进行的。半导体存储芯片中的控制电路，必须在接收到来自控制器的制电路，必须在接收到来自控制器的读读/写命令写命令或或写允许信号写允许信号后，才能实现正后，才能实现正确的读确的读/写操作。写操作。第13页/共89页144.4.5 5 读读/写存储器写存储器(随机存储随机存储(RAM)RAM)工艺工艺双极型双极型MOSMOS型TTLTTL型型ECLECL型型速度很快、功耗大、容量

16、小速度很快、功耗大、容量小电路结构电路结构PMOSPMOSNMOSNMOS功耗小、容量大功耗小、容量大（静态（静态MOSMOS除外）除外）工作方式工作方式静态静态MOSMOS动态动态MOSMOSECL:ECL:发射集耦合逻辑电路的简称发射集耦合逻辑电路的简称CMOS第14页/共89页15存储存储信息信息原理原理动态存储器动态存储器DRAMDRAM（动态动态MOSMOS型）：依靠电容存储型）：依靠电容存储电荷的原理存储信息。功耗较小电荷的原理存储信息。功耗较小,容量大容量大,速度较速度较快快,作主存作主存。静态存储器静态存储器SRAMSRAM（双极型、静态双极型、静态MOSMOS型）型）依靠双稳

17、态电路内部交叉反馈的机制存储依靠双稳态电路内部交叉反馈的机制存储信息。信息。功耗较大功耗较大,速度快速度快,作作CacheCache。SRAMSRAM：利用双稳态触发器来保存信息，只要不断电，信息利用双稳态触发器来保存信息，只要不断电，信息是不会丢失的，因为其不需要进行动态刷新，故称为是不会丢失的，因为其不需要进行动态刷新，故称为“静态静态”存储器。存储器。DRAMDRAM：利用利用MOSMOS电容存储电荷来保存信息，使用时需要电容存储电荷来保存信息，使用时需要给电容充电才能使信息保持，即要定期刷新。给电容充电才能使信息保持，即要定期刷新。第15页/共89页161、六管静态基本存储电路（P11

18、7图4.2）(1)为什么说六管静态基本存储电路是利用双稳态触发器来保存信息？(2)如何写“0”？如何写“1”？(3)T5、T6管的作用是什么？一、SRAM第16页/共89页17T T1 1 T T6 6:构成一个记忆单元的主体，构成一个记忆单元的主体，能存储一位二进制信息。能存储一位二进制信息。其中：其中：T T1 1T T4 4构成基本构成基本RS F/FRS F/F用来存储一位二进制信息用来存储一位二进制信息.T5T5、T6T6：构成读写控制门，用来：构成读写控制门，用来传送读写信号。传送读写信号。电路中有一条字线：用来选择这电路中有一条字线：用来选择这个记忆单元。个记忆单元。有两条位线：

19、用来传送读写信号。有两条位线：用来传送读写信号。A A1 1，B B0 0：T1T1止，止，T2T2通，记忆单元存储通，记忆单元存储“0 0”A A0 0，B B1 1：T1T1通，通，T2T2止，记忆单元存储止，记忆单元存储“1 1”字线字线“0 0”，记忆单元未被选中，记忆单元未被选中，T5T5、T6T6止，止，F/FF/F与位线断开，原存信息与位线断开，原存信息不会丢失，称保持状态。不会丢失，称保持状态。字线字线“1 1”，记忆单元被选中，记忆单元被选中，T5T5、T6T6通，可进行读、写操作。通，可进行读、写操作。第17页/共89页18因为因为T5T5、T6T6通则通则A A、B B点

20、与位线点与位线1 1、位线、位线2 2相连。相连。若记忆单元为若记忆单元为“1 1”A A0 0，B B1 1。T1T1通，通，T2T2止，则位止，则位线线1 1产生负脉冲。产生负脉冲。若记忆单元为若记忆单元为“0 0”A A1 1，B B0 0 T1T1止，止，T2T2通，则通，则位线位线2 2产生负脉冲。产生负脉冲。这样根据两条位线上这样根据两条位线上哪一条产生负脉冲判断读哪一条产生负脉冲判断读出出1 1还是还是0 0。读操作读操作字线字线“1 1”，记忆单元被选中，记忆单元被选中，T5T5、T6T6通，可进行读、写操作。通，可进行读、写操作。第18页/共89页19写操作写操作若要若要写入

21、写入“1 1”，则使则使位线位线1 1输入输入“0 0”，位线，位线2 2输入输入“1 1”，它，它们分别通过们分别通过T5T5、T6T6管管迫使迫使T1T1通、通、T2T2止止A A0 0，B B1 1，使记，使记忆单元内容变成忆单元内容变成“1 1”，完成写，完成写“1 1”操作操作.若要若要写入写入“0 0”，则使，则使位线位线1 1输入输入“1 1”，位线，位线2 2输入输入“0 0”，它，它们分别通过们分别通过T5T5、T6T6管管迫使迫使T1T1止、止、T2T2通通A A1 1，B B0 0，使记，使记忆单元内容变成忆单元内容变成“0 0”，完成写，完成写“0 0”操作操作在该记忆

22、单元在该记忆单元未被选中或读出时，电路处于双稳态未被选中或读出时，电路处于双稳态，F/FF/F工作工作状态由电源状态由电源V VDDDD不断给不断给T T1 1、T T2 2供电，以保持信息供电，以保持信息，但是，但是只要电只要电源被切断，原存信息便会丢失源被切断，原存信息便会丢失，这就是，这就是半导体存储器的易失半导体存储器的易失性性。第19页/共89页202.16X12.16X1位静态存储器结构图位静态存储器结构图第20页/共89页21T T1 1 T T6 6:存储单元（存储单元（1bit1bit）1616个存储单元排列成个存储单元排列成4*44*4矩阵的形式，每个存储单元被连接矩阵的形

23、式，每个存储单元被连接到不同字线、位线的交叉处，并加上读到不同字线、位线的交叉处，并加上读/写控制电路，用地址写控制电路，用地址编译器提供字线、位线选择信号。编译器提供字线、位线选择信号。要访问要访问1616个存储单元，需要个存储单元，需要4 4位地址位地址A A0 0 A A3 3,A,A0 0 A A1 1:行地址，经行地址，经X X译码器产生译码器产生4 4个译码信号来选择个译码信号来选择4 4行。行。A A2 2 A A3 3:列地址，经列地址，经Y Y译码器产生译码器产生4 4个译码信号来选择个译码信号来选择4 4列。列。这样用这样用4 4位地址位地址A A0 0 A A3 3可选中

24、行、列交叉处的存储单元。可选中行、列交叉处的存储单元。为了用为了用Y Y译码信号选择一列，在每个存储单元处加两个译码信号选择一列，在每个存储单元处加两个MOSMOS管管T T7 7、T T8 8。用于选择把指定列的全部存储单元的用于选择把指定列的全部存储单元的T T5 5、T T6 6管与该列的位线管与该列的位线1 1、位线位线2 2连接，而其他各列的全部存储单元都与对应列的位线连接，而其他各列的全部存储单元都与对应列的位线1 1、位线位线2 2断开。断开。第21页/共89页22当一个存储单元被选中，它的字线使该存储单元的当一个存储单元被选中，它的字线使该存储单元的T T5 5、T T6 6管

25、导通。列线把该存储单元的管导通。列线把该存储单元的T T7 7、T T8 8管导通。管导通。若，执行若，执行写写操作，写入数据操作，写入数据D DININ，经，经T T5 5、T T6 6、T T7 7、T T8 8，写入，写入F/FF/F。若，执行若，执行读读操作，操作，F/FF/F的状态经的状态经T T5 5、T T6 6、T T7 7、T T8 8和和位线位线1 1、位线、位线2 2，送入读出放大器，得到读出数据信号，送入读出放大器，得到读出数据信号D Doutout.第22页/共89页231K*11K*1位位1k=21k=21010,需要需要1010根地址线。根地址线。A A0 0 A

26、 A4 4:X:X地址译码器地址译码器A A5 5 A A9 9:Y:Y地址译码器地址译码器组成组成32*3232*32的存储矩阵的存储矩阵控制端：控制端：第23页/共89页24CPUCPU通过通过ABAB把要读取的存储单元地址传送到相应的芯片读取地址引脚把要读取的存储单元地址传送到相应的芯片读取地址引脚激活片选信号激活片选信号CSCS(CS(CS0 0），并发出读取命令以（），并发出读取命令以（WEWE1 1），经过一），经过一段时间，从芯片数据端输出有效数据。段时间，从芯片数据端输出有效数据。读出数据经读出数据经DBDB送至目的地后，片选和读命令撤消。读周期结束。送至目的地后，片选和读命令

27、撤消。读周期结束。读周期读周期第24页/共89页25读周期的参数根据地址和片选信号建立时间的先后不同，有两种读数时间。若片选信号先建立，其输入输出波形如图4.5(a)所示；若地址先建立，其输入输出波形如图4.5(b)所示。第25页/共89页26地址读数时间taAdr 当CS=0时，自地址(Adr)建立/开始，到得到读出数据所需的时间，称为地址读数时间。片选读时间taCS 设地址信息在CS=1期间已建立，则从CS负跳变开始到得到读出数据所需的时间称为片选读数时间。片禁止到输出的传输延迟tPLHCSDour 是自CS正跳变到达至输出变为“1”所需的时间。地址对片选的建立时间tsuAdrCS如果地址

28、在CS=1期间变化，则为了能在CS负跳变到达后按地址读出数据，地址的变化应提前在CS负跳变到达前进行。所需提前的最短时间称tsuAdrCS第26页/共89页27CPUCPU通过通过ABAB确定要写入信确定要写入信息的位置，并把要写入的数息的位置，并把要写入的数据传输到据传输到DBDB。激活片选信号激活片选信号CSCS（CSCS=0=0），并发出写），并发出写取命令（取命令（WEWE0 0），将已），将已传输过来的数据写入相应的传输过来的数据写入相应的地址单元。片选和写命令撤地址单元。片选和写命令撤消。写周期结束。消。写周期结束。写周期写周期第27页/共89页28写周期的参数地址对写允许WE的建

29、立时间tsuAdr 要求地址的建立应提前在要求地址的建立应提前在WE=0WE=0到达前到达前(即即WE=1)WE=1)进行。进行。所需提前的最短时间称为所需提前的最短时间称为t tsuAdrsuAdr。地址对写允许WE的保持时间thAdr 在写允许在写允许WEWE撤除后撤除后(即即WE=1)WE=1)，地址必须保持一段时间，地址必须保持一段时间不变，这段最短的保持时间称为不变，这段最短的保持时间称为t thAdrhAdr，又称写恢复时间。，又称写恢复时间。片选对写控制的建立时间tsuCS和保持时间thCS 存储器中存储器中CSCS的变化一般总是在的变化一般总是在WE=1WE=1期间进行。期间进

30、行。输入数据对写允许的建立时间tsuDIN 把数据到达至写允许撤除的最短时间间隔称为把数据到达至写允许撤除的最短时间间隔称为t tsuDINsuDIN。数据对写允许的保持时间thDIN最小写允许宽度tWWE第28页/共89页29二、二、DRAMDRAM1 1、三管动态存储单元、三管动态存储单元什么状态表示存入什么状态表示存入“0 0”？什么状态表示存入？什么状态表示存入“1 1”？如何写如何写“0 0”？如何写？如何写“1 1”？“1 1”信号写入后是否能长时间信号写入后是否能长时间保持？保持？如何读出如何读出“0 0”、“1 1”信号？信号？定义定义:“0 0”C C上有足够的电荷，上有足够

31、的电荷，T T2 2导通。导通。“1 1”-C-C上无电荷或电荷很少，不能使上无电荷或电荷很少，不能使T T2 2导通。导通。读出读出:读出数据线预充电至读出数据线预充电至“1 1”，读出选择线，读出选择线“1 1”，T T3 3导通。导通。若若C C上充有电荷，上充有电荷，T T2 2导通，读出数据线经导通，读出数据线经T T2 2、T T3 3接地，读出电压接地，读出电压为为“0 0”。若。若C C上无电荷，上无电荷，T T2 2截止，读出数据为截止，读出数据为“1 1”。写入写入:在写入选择线上加在写入选择线上加“1 1”，在写入数据线上加写入信号，在写入数据线上加写入信号 ，T1T1导

32、导通。通。C C随写入信号而充电或放电（随写入信号而充电或放电（“0 0”放电，放电，“1 1”充电）。若充电）。若T1T1截止，截止，C C的电压保持不变。的电压保持不变。特点：三管单特点：三管单元布线较复杂，元布线较复杂，所用元件较多，所用元件较多，但电路稳定。但电路稳定。第29页/共89页302 2、单管动态存储单元、单管动态存储单元(1)(1)读数据读数据 数据线预充电至数据线预充电至“1 1”，字，字线来线来“1 1”，T T导通导通.1)1)原有原有“1 1”C CS S上充有电上充有电荷荷T T管在位线上产生读电流管在位线上产生读电流完成读完成读“1 1”操作。操作。2 2）原存

33、）原存“0 0”C CS S无电荷无电荷T T管在位线上不产生读电流管在位线上不产生读电流完成读完成读“0 0”操作。操作。读完成后，读完成后，C CS S上的电荷被上的电荷被泄放完，因此是破坏性读出，必泄放完，因此是破坏性读出，必须采用重写再生措施。须采用重写再生措施。CsCs不能做得太大，一般比位线上寄生电容不能做得太大，一般比位线上寄生电容CdCd还要小，读出时，还要小，读出时，T T导通，电荷在导通，电荷在CsCs与与CdCd间分配，会使读出电流信息减少。间分配，会使读出电流信息减少。用单管作为存储器，读出放大器的灵敏度应具有较高的灵敏度，用单管作为存储器，读出放大器的灵敏度应具有较高

34、的灵敏度，因为信息保持保存在很小的因为信息保持保存在很小的CsCs上，也只能保持上，也只能保持2 2ms,ms,必须定时刷新。必须定时刷新。第30页/共89页31（2 2）写数据）写数据 字线来字线来“1 1”，T T导通，电路被选中。导通，电路被选中。1 1）若数据线为）若数据线为“0 0”且且C CS S上无电荷上无电荷准备写准备写“1 1”则则V VDDDD要对要对CsCs充电，充电，CsCs上存储一定电荷上存储一定电荷“1 1”已写入。已写入。2 2）若数据线为若数据线为“1 1”且且C CS S存有电荷存有电荷准备写准备写“0 0”则则CsCs通通过过T T放电放电使使CsCs上无电

35、荷上无电荷“0 0”写入写入 3 3）如果写入的数据与）如果写入的数据与CsCs中原存储信息相同，则中原存储信息相同，则CsCs中原中原存储有无电荷的情形不会发生变化。存储有无电荷的情形不会发生变化。优点：优点：线路简单，单元占用面积小，速度快。线路简单，单元占用面积小，速度快。缺点：缺点：读出是破坏性的，要重写，另外要有较高灵敏度的读出是破坏性的，要重写，另外要有较高灵敏度的放大器。放大器。第31页/共89页321616K K个基本存储电路如何排列？个基本存储电路如何排列？A A0 0A A6 6引脚的功能是什么？引脚的功能是什么？3 3、DRAMDRAM存存储器框图储器框图RASRAS、C

36、ASCAS、WEWE信号的作信号的作用及时序如用及时序如何何？第32页/共89页334.再生 DRAMDRAM是是通通过过把把电电荷荷充充积积到到MOSMOS管管的的栅栅极极电电容容或或专专门门的的MOSMOS电电容容中中去去来来实实现现信信息息存存储储的的。但但是是由由于于电电容容漏漏电电阻阻的的存存在在，随随着着时时间间的的增增加加，其其电电荷荷会会逐逐渐渐漏漏掉掉，从从而而使使存存储储的的信信息息丢丢失失。为为了了保保证证存存储储信信息息不不遭遭破破坏坏，必必须须在在电电荷荷漏漏掉掉以以前前就就进进行行充充电电，以以恢恢复复原原来来的的电电荷荷。把把这这一一充充电电过过程程称称为为再生再

37、生，或称为，或称为刷新刷新。对对于于DRAMDRAM，再再生生一一般般应应在在小小于于或或等等于于2 2msms的的时时间间内内进进行行一一次次。SRAMSRAM则则不不同同，由由于于SRAMSRAM是是以以双双稳稳态态电电路为存储单元的，因此它不需要再生。路为存储单元的，因此它不需要再生。第33页/共89页34 DRAMDRAM采用采用“读出读出”方式进行再生。方式进行再生。利用单元数据线上的读出放大器来实现。利用单元数据线上的读出放大器来实现。读出放大器在读出存储单元的信息并进行放读出放大器在读出存储单元的信息并进行放大的同时，将所读出的信息重新写入该存储单元，大的同时，将所读出的信息重新

38、写入该存储单元，从而完成存储器的再生（刷新）。从而完成存储器的再生（刷新）。一般一般DRAMDRAM的再生时间应的再生时间应=2=2msms由于由于DRAMDRAM每列都有自己的读出放大器，只要依每列都有自己的读出放大器，只要依次改变行地址轮流进行读放再生即可。这种方式次改变行地址轮流进行读放再生即可。这种方式称称行地址再生方式。行地址再生方式。第34页/共89页35(3)时序图DRAM有以下几种工作方式：读工作方式，写工作方式，读-改写工作方式，页面工作方式和再生工作方式。下面介绍这几种工作方式的时序图，在介绍时序图前，先介绍RAS，CAS与地址Adr的相互关系(图4.10)。第35页/共8

39、9页36图4.10 动态存储器RAS、CAS与Adr的相互关系 第36页/共89页37 读工作方式(WE=1)行地址有效行地址选通列地址有效列地址选通数据输出行选通、列选通及地址撤销图4.11 动态存储器读工作方式时序图第37页/共89页38 写工作方式(WE=0)行地址有效行地址选通列地址、数据有效列地址选通数据输入行选通、列选通及地址撤销图4.12 动态存储器写工作方式时序图 第38页/共89页39 读-改写工作方式 图4.13 动态存储器读-改写工作方式的时序图 第39页/共89页40 页面工作方式页面工作方式是地址分批输入的动态存储器特有的工作方式。图4.14 动态存储器页面读方式时序

40、图第40页/共89页41 再生工作方式再生工作原理已作过介绍，再生工作方式将在下面讨论，这里不再讨论。第41页/共89页42.DRAMDRAM与与SRAMSRAM的比较的比较 DRAMDRAM的优点的优点(1)(1)每片存储容量较大；引脚数少。每片存储容量较大；引脚数少。(2)(2)价格比较便宜。价格比较便宜。(3)(3)所需功率大约只有所需功率大约只有SRAMSRAM的的1 16 6。DRAMDRAM作为计算机主存储器的主要元件得到了广泛的应用作为计算机主存储器的主要元件得到了广泛的应用.DRAMDRAM的缺点的缺点 (1)(1)速度比速度比SRAMSRAM要低。要低。(2)(2)DRAMD

41、RAM需要再生，这不仅浪费了宝贵的时间，还需要有配需要再生，这不仅浪费了宝贵的时间，还需要有配套的再生电路，它也要用去一部分功率。套的再生电路，它也要用去一部分功率。SRAMSRAM一般用作容量不大的高速存储器一般用作容量不大的高速存储器。第42页/共89页434.6 非易失性半导体存储器1.只读存储器(ROM)掩模式ROM由芯片制造商在制造时写入内容，以后只能读而不能再写入。其基本存储原理是以元件的“有/无”来表示该存储单元的信息(“1”或“0”)，可以用二极管或晶体管作为元件第43页/共89页44半导体只读存储器（非易失性）行译码器A0A1列译码器A2A3片选数据第44页/共89页452

42、2、一次性可编程存储器PROMPROM行线X列线YVCCTXY熔丝熔丝式PROM是以熔丝的接通和断开来表示所存的信息为“1”或“0”。第45页/共89页463 3、紫外线擦除可编程序的只读存储器（EPROMEPROM）其基本存储单元由一个管子组成，但与其他电路相比管内多增加了一个浮置栅。图4.15 EPROM存储单元和编程电压第46页/共89页474.可电擦可编程序只读存储器(E2PROM)E2PROM的编程序原理与EPROM相同，但擦除原理完全不同，重复改写的次数有限制(因氧化层被磨损)，一般为10万次。其读写操作可按每个位或每个字节进行，类似于SRAM，但每字节的写入周期要几毫秒，比SRA

43、M长得多。E2PROM每个存储单元采用两个晶体管。其栅极氧化层比EPROM薄，因此具有电擦除功能。第47页/共89页485.快擦除读写存储器(Flash Memory)Flash Memory是在EPROM与E2PROM基础上发展起来的，它与EPROM一样，用单管来存储一位信息，它与E2PROM相同之处是用电来擦除。但是它只能擦除整个区或整个器件，下图是擦除原理图。第48页/共89页49表4.1 列出几种存储器的主要应用 存储器应 用SRAMcacheDRAM计算机主存储器ROM固定程序，微程序控制存储器PROM用户自编程序。用于工业控制机或电器中EPROM用户编写并可修改程序或产品试制阶段试

44、编程序E2PROMIC卡上存储信息Flash Memory固态盘，IC卡第49页/共89页504.7 DRAM的研制与发展SDRAMDDRDDR2DDR3RDRAMIRAMASIC RAM第50页/共89页514.8 4.8 主存储器的组成与控制主存储器：计算机中存放当前正在执行的程序和其使用数据的存储器。存储器的地址：对存储单元进行顺序编号。地址空间：地址长度所限定能访问的存储单元数目。第51页/共89页52MAR地址译码器存储体读写电路MDRK位地址总线.N位数据总线控制电路控制信号主存储器的基本结构第52页/共89页53 常用的半导体存储器芯片有多字一位片和多常用的半导体存储器芯片有多字

45、一位片和多字多位字多位(4(4位、位、8 8位位)片，如片，如1616M M位容量的芯片可位容量的芯片可以有以有1616M M l l位和位和4 4M M 4 4位等种类。位等种类。一存储器容量扩展一存储器容量扩展(1)(1)位扩展位扩展 概念概念:位扩展指的是用多个存储器器件对字长进行扩充。位扩展指的是用多个存储器器件对字长进行扩充。方方法法:位位扩扩展展的的连连接接方方式式是是将将多多片片存存储储器器的的地地址址、片片选选CSCS、读写控制端读写控制端R RW W相应并联相应并联，数据端数据端分别引出分别引出。第53页/共89页54例例:16:16K K 4 4位芯片组成位芯片组成1616

46、K K 8 8位的存储器位的存储器第54页/共89页55(2)(2)字扩展字扩展 概念概念:字扩展指的是增加存储器中字的数量。字扩展指的是增加存储器中字的数量。方法方法:静静态态存存储储器器进进行行字字扩扩展展时时，将将各各芯芯片片的的地地址址线线、数数据据线线、读读写写控控制制线线相相应应并并联联，而而由由片片选选信信号号来来区区分分各芯片的地址范围各芯片的地址范围。动动态态存存储储器器一一般般不不设设置置CSCS端端，但但可可用用RASRAS端端来来扩扩展展字字数数。只只有有当当RASRAS由由“1 1”变变“0 0”时时，才才会会激激发发出出行时钟，存储器才会工作。行时钟，存储器才会工作

47、。第55页/共89页56例例:4:4个个1616K K 8 8位静态芯片组成位静态芯片组成6464K K 8 8位存储器。位存储器。第56页/共89页57(3)(3)字位扩展字位扩展 实实际际存存储储器器往往往往需需要要字字向向和和位位向向同同时时扩扩充充。一一个个存存储储器器的的容容量量为为M M N N位位，若若使使用用L L K K位位存存储储器器芯芯片片，那那么么，这这个个存存储器共需要储器共需要 个存储器芯片个存储器芯片。第57页/共89页58例例:由由Intel2114(1K Intel2114(1K 4 4位位)芯片组成容量为芯片组成容量为4 4K K 8 8位位的主存储器的逻辑

48、框图的主存储器的逻辑框图,说明地址总线和数据说明地址总线和数据总线的位数，该存储器与总线的位数，该存储器与8 8位字长的位字长的CPUCPU的连接关的连接关系。系。解：此题所用芯片是同种芯片。解：此题所用芯片是同种芯片。（1 1）片数）片数=存储器总容量（位）存储器总容量（位）/芯片容量（位）芯片容量（位）=4 =4K*8/K*8/（1K*41K*4）=8=8（片）片）(2(2）CPUCPU总线（由存储器容量决定）总线（由存储器容量决定）地址线位数地址线位数=loglog2 2(字数字数)=)=loglog2 2(4K)=12(4K)=12(位位)数据线位数数据线位数=字长字长=8=8（位）（

49、位）第58页/共89页59（3 3）芯片总线（由）芯片总线（由芯片容量芯片容量决定）决定）地址线地址线=loglog2 2(1K)=10(1K)=10(位位)数据线数据线=4=4（位）（位）（4 4）分组（组内并行工作，）分组（组内并行工作，CsCs连在一起，组间串行工作，连在一起，组间串行工作，CsCs分别连接译码器的输出）分别连接译码器的输出）组内芯片数组内芯片数=存储器字长存储器字长/芯片字长芯片字长 =8/4=2 =8/4=2（片）（片）组数组数=芯片总数芯片总数/组内片数组内片数=8/2=4=8/2=4（组）（组）（5 5）地址分配与片选逻辑）地址分配与片选逻辑第59页/共89页60

50、6464KBKB1 1K4K41 1K4K41 1K4K41 1K4K41 1K4K41 1K4K41 1K4K41 1K4K4需需1212位地址位地址寻址：寻址：4 4KBKB A A1515A A1212A A11 11 A A10 10 A A9 9 A A0 0A A1111A A0 00 0 0 0 0 0 0 0任意值任意值 0 0 1 0 0 1 1 10 1 1 0 1 1 1 11 0 1 1 0 1 1 10 1 0 0 1 0 0 01 0 0 1 0 0 0 01 1 0 1 1 0 0 01 1 1 1 1 1 1 1片选片选 芯片地址芯片地址 低位地址分配给芯片，高