第三章组合逻辑电路.pptx

《第三章组合逻辑电路.pptx》由会员分享，可在线阅读，更多相关《第三章组合逻辑电路.pptx（73页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、例 分析图所示组合逻辑电路 解：1）逐级写逻辑表达式 第1页/共73页2）转换成较简的与或表达式 3）列出真值表 4）分析逻辑功能。由真值表可归纳出：在输入、中，的个数小于个时，输出为，否则为。第2页/共73页 二、门电路逻辑符号的等效变换二、门电路逻辑符号的等效变换 分析组合逻辑电路的逻辑功能时，有些组合逻辑电路中分析组合逻辑电路的逻辑功能时，有些组合逻辑电路中含有输入端画有小圈的门电路，这种表示方法与在门的输含有输入端画有小圈的门电路，这种表示方法与在门的输出端画有小圈一样，都表示逻辑非。例如在输入端画有出端画有小圈一样，都表示逻辑非。例如在输入端画有小圈，表示逻辑门内部得到的信号实际上是

2、。小圈，表示逻辑门内部得到的信号实际上是。或非门的等效变换或非门的等效变换a a）原逻辑图）原逻辑图 b b）等效逻辑图）等效逻辑图 第3页/共73页三、组合逻辑电路的设计方法 组合逻辑电路的设计，就是根据逻辑功能的要求，设计出具体的组合电路。一般设计方法分四个步骤进行：1首先对命题要求的逻辑功能进行分析，确定哪些是输入变量，哪些是输出变量以及它们之间的相互关系；然后对它们进行逻辑赋值，即确定什么情况下为逻辑1，什么情况下为逻辑0。这一步骤是设计组合逻辑电路的关键。2根据逻辑功能列出真值表。如果状态赋值不同，得到的真值表也不一样。3根据真值表写出相应的逻辑表达式并进行化简，然后转换成命题所要求

3、的逻辑函数表达式。4画逻辑图。根据逻辑函数表达式，画出相应的逻辑电路图。第4页/共73页 例 试设计一个三变量多数表决组合逻辑电路并用与非门实现，即三个变量、中，有二个或三个表示同意，则表决才能通过，否则不通过。解：1）分析命题。设输入变量为、，输出变量用表示，然后对逻辑变量进行赋值：、同意用表示，不同意用表示；逻辑函数=表示表决通过，=表示表决不通过。2）根据题意列真值表 第5页/共73页3）根据真值表写出相应的逻辑表达式并进行化简和变换。根据真值表可得 4）画出函数的逻辑图 第6页/共73页 第7页/共73页 数字电子技术基础习题数字电子技术基础习题第8页/共73页第二节 集成组合逻辑电路

4、 组合逻辑电路的品种很多，常见的有编码器、译码器、数据选择器、数据分配器、数字比较器、加法器等。由于这些电路应用很广泛，因此，有专用的中规模集成器件（MSI）。采用MSI实现逻辑函数不仅可以缩小体积，而且可以大大提高电路的可靠性，使设计更为简单。中规模功能器件一般有通用性、能“自扩展”、电路内部一般设置有缓冲门等特点。一、编码器 在数字系统中，常常需要把某种具有特定意义的输入信号（例如数字、字符或某种控制信号等），编成相应的若干位二进制代码来处理，这一过程称为编码。能够实现编码的电路称为编码器。第9页/共73页（一）二进制编码器 1二进制编码器的基本要求 以三位二进制编码器为例 三位二进制编码

5、器 a)示意图 b)内部原理图 第10页/共73页三位二进制编码器真值表 三位二进制编码器有八个输入端（可与八个开关或其它逻辑电路相连）和三个输出端，因此，它也称为8线-3线编码器。三个编码器输出的逻辑表达式为：第11页/共73页2 8位优先编码器 在上面所讨论的8线3线编码器中，不允许同时有两个以上的数字信号输入，否则，将使编码器输出发生混乱。为解决这一问题，一般都把编码器设计成优先编码器。CD4532是一种标准型CMOS集成电路第12页/共73页8线-3线优先译码器CD4532逻辑框图 第13页/共73页第14页/共73页 采用CD4532不仅可以进行8线-3线编码，而且可以扩展使用。用两

6、片CD4532组成的16线-4线编码器 第15页/共73页 74HC148的输入和输出都是低电平有效，即低电平表示有信号，高电平表示无信号，输出的二进制码是其反码形式。第16页/共73页（二）10线-4线8421BCD码优先编码器 10线-4线8421BCD码优先编码器有10个输入端，每一个对应于一个十进制数（09），通过该编码器在其输出端得到相应的BCD码。为防止输出产生混乱，该编码器通常都设计成优先编码器。10线-4线编码器可用于键盘编码等。第17页/共73页10线-4线译码器CD40147逻辑框图 第18页/共73页二、译码器及显示电路 译码是编码的逆过程，也就是把二进制代码所表示的特定

7、含义“翻译”出来的过程。实现译码功能的电路称为译码器。目前主要采用集成电路来构成。译码器按用途大致分为三大类：一是“二进制译码器”，也叫变量译码器，用以表示输入变量状态的译码器；二是“码制变换译码器”，常见的是把BCD码转换至十进制的译码器，简称二-十进制译码器；三是“显示译码器”，用来驱动数码管等显示器件的译码器。第19页/共73页（一）二进制译码器 八个译码输出的逻辑表达式：每一个输出都对应着一种输入状态的组合，所以也叫做状态译码器。第20页/共73页2 3线-8线译码器 74HC138 1 1第21页/共73页 利用74HC138的使能端 ，可以扩展译码器输入的变量数。74HC138构成

8、的4线-16线译码器。第22页/共73页例：利用3线-8线译码器74LS138 和门电路实现下面的函数。第23页/共73页（二）二-十进制译码器 二-十进制译码器就是能把某种二-十进制代码（即BCD码）变换为相应的十进制数码的组合逻辑电路，也称为4线-10线译码器，也就是把代表四位二-十进制代码的四个输入信号变换成对应十进制数的十个输出信号中的某一个作为有效输出信号。第24页/共73页74HC42未使用约束项，故能自动拒绝伪码输入。当输入为10101111时，输出端均为1，另外，74HC42无使能端。74LS145，CD4028等也都是4线-10线译码器。第25页/共73页（三）显示译码器在数

9、字测量仪表和各种数字系统中，常常需要用显示译码器将二-十进制代码译成十进制数，并驱动数字显示器显示数码。1常见的数码显示器 1）半导体数码管和驱动电路 常见的半导体发光二极管是一种能将电能或电信号转换成光信号的结型电致发光器。其内部结构是由磷砷化镓等半导体材料组成的结。当结正向导通时，能辐射发光。辐射波长决定了发光颜色，通常有红、绿、橙、黄等颜色。单个结封装而成的产品就是发光二极管，而多个结可以封装成半导体数码管（也称数码管）。半导体数码管内部有两种接法，即共阳极接法和共阴极接法。第26页/共73页共阴极半导体7段数码管BS201 a）管脚排列图 b）内部接线图 第27页/共73页共阳极LED

10、数码管a）管脚排列图 b）内部接线图 第28页/共73页 各段笔划的组合能显示出十进制数09及某些英文字母。半导体数码管的优点是工作电压低（1.71.9），体积小，可靠性高，寿命长（大于一万小时），响应速度快（优于10s），颜色丰富等，目前已有高亮度产品，缺点是耗电比液晶数码管大，工作电流一般为几毫安至几十毫安。第29页/共73页半导体数码管的工作电流较大a)三极管驱动 b)门驱动 c)译码/驱动器驱动 第30页/共73页2）液晶显示器和驱动电路 分段式液晶显示器a)液晶显示器的截面 b）反面电极 c）正面电极1透明导电层 2绝缘密封材料 3玻璃 4液晶 5反光板 第31页/共73页 液晶显示

11、器是一种被动式显示器件，液晶本身并不发光，而是借助自然光或外来光源显示数码。液晶显示器的优点是工作电流小（1左右），功耗低，工作电压低，结构简单，体积小，成本低等，缺点是显示不够清晰，视角小，响应速度慢，不耐振动，不耐高温和严寒。液晶数字显示器的交流驱动电路 第32页/共73页2七段显示译码器 第33页/共73页例如:对于8421BCD码的0101状态，对应的十进制数为5，译码驱动器应使分段式数码管的a、c、d、f、g各段为高电平，而b、e两段为低电平。第34页/共73页74HC48应用于高电平驱动的共阴极显示器。当输入信号为00001001时，分别显示09数字信号:第35页/共73页 当输入

12、10101110时，显示稳定的非数字信号；当输入为1111时，七个显示段全暗:1）灭灯功能 只要将BI端作输入用，并输入0，即=0时，无论及状态如何，ag均为0，显示管熄灭。因此，灭灯输入端BI可用作显示控制。例如，用一个间歇的脉冲信号来控制灭灯（消隐）输入端时，则要显示的数字将在数码管上间歇地闪亮。第36页/共73页 当输入10101110时，显示稳定的非数字信号；当输入为1111时，七个显示段全暗:第37页/共73页 第38页/共73页 配合使用，可消去混合小数的前零和无用的尾零。例如一个七位数显示器，如要将006.0400显示成6.04。第39页/共73页 74HC48内部已设2k左右的

13、限流电阻，所以图中的共阴极数码管的共阴极端可以直接接地。对于共阴接法的数码管，还可以采用CD4511等七段锁存译码驱动器。对于液晶显示器，可采用CD4055、CD4056等专用集成电路。在为半导体数码管选择译码驱动电路时，还需要注意根据半导体数码管工作电流的要求，来选择适当的限流电阻。以CD4511为例来说明限流电阻的计算方法:第40页/共73页CD4511译码驱动电路 第41页/共73页 数字电子技术基础习题数字电子技术基础习题第42页/共73页 三、数据选择器 能够实现从多路数据输入端中选择一路进行传输的电路称为数据选择器，又称多路选择器。数据选择器是组合逻辑电路中最重要的组件之一，它可作

14、为一个基础单元去实现各种逻辑功能。（一）数据选择器的功能及工作原理第43页/共73页 选择输入信号又称地址控制信号或地址输入信号。如果有两个地址输入信号和四个数据输入信号，就称为四选一数据传送器，其输出信号：对于10的不同取值，只能等于中唯一的一个。例如10为00，则信号被选通到端，10为11时，被选通。如果有三个地址输入信号，八个数据输入信号，就称为八选一数据选择器，或者八路数据选择器。数据选择器和模拟开关的本质区别在于前者只能传输数字信号，而后者还可以传输单极性或双极性的模拟信号。第44页/共73页（二）八路数据选择器 第45页/共73页（三）数据选择器的应用 数据选择器构成的无触点切换电

15、路，用于切换四种频率的输入信号。第46页/共73页 例 用八选一数据选择器实现逻辑函数 。解：把函数变换成最小项表达式：第47页/共73页第48页/共73页四、数据分配器 数据分配器能根据地址信号将一路输入数据按需要分配给某一个对应的输出端，它的操作过程是数据选择器的逆过程。它有一个数据输入端，多个数据输出端和相应的地址控制端（或称地址输入端），其功能相当于一个波段开关。第49页/共73页第50页/共73页74HC138所构成的八路数据分配器的逻辑框图 第51页/共73页五、数据比较器 在数字系统中，经常需要对两组二进制数或二十进制数进行比较，用来比较两组数字的电路称为数字比较器。只比较两组数

16、字是否相等的数字比较器称同比较器。不但比较两组数是否相等，而且还比较两组数的大小的数字比较器称大小比较器或称数值比较器。下面只介绍数值比较器。（一）一位二进制数值比较器QQA AB B QQA=B A=B QQA AB BQQA AB BQQA AB BQQA=BA=B第52页/共73页QQA AB BQQA AB BQQA=BA=B第53页/共73页（二）多位数值比较器 对于多位数码的比较，应先比较最高位。如果数最高位大于数最高位，则不论其它各位情况如何，定有；如果数最高位小于数最高位，则；如果数最高位等于数最高位，再比较次高位，依次类推。多位数值比较器的种类很多，下面介绍两种四位数值比较器

17、74HC85和CD4585。第54页/共73页第55页/共73页（三）数值比较器的典型应用 1利用四位数值比较器组成四位并行比较器。第56页/共73页2数值比较器的级联输入端是供各片之间级联使用的。第57页/共73页 由74HC85构成的报警电路，其功能是将输入的BCD码与设定的BCD码进行比较，当输入值大于设定值时报警。第58页/共73页六、加法器（一）半加器和全加器1半加器 能够完成两个一位二进制数A和B相加的组合逻辑电路成为半加器。A和B分别表示加数和被加数，S表示半加和，C表示进位。第59页/共73页 半加器的逻辑图和逻辑符号a）逻辑图 b）逻辑符号 第60页/共73页2全加器 全加是

18、指两个多位二进制数相加时，第i位的被加数和加数以及来自相邻低位的进位数三者相加，其结果得到本位和及向相邻高位的进位数。这种实现全加运算的电路叫全加器。第61页/共73页 全加器的逻辑图和逻辑符号a）逻辑图 b）逻辑符号 第62页/共73页（二）多位二进制加法器 多位加法器的实现电路还有其它形式，读者可参阅有关部资料。也有专门的中规模集成全加器，如74LS238、74LS283都是中规模集成4位全加器。第63页/共73页 数字电子技术基础习题数字电子技术基础习题第64页/共73页第三节 其它组合逻辑电路 一、只读存储器半导体存储器是一种能存储大量二进制数据信息的半导体器件。半导体存储器具有存储密

19、度高、速度快、功耗低等一系列优点。它不仅能用来存储数据，而且能实现组合逻辑函数。从信息的存取看，存储器可分为两大类：随机存取存储器（RAM，又称读写存储器）和只读存储器(简称ROM)。与RAM不同的是，ROM的数据在写入以后不能用简单、迅速的方法随时更改，因此，在正常运行时，它所存储的数据是固定不变的，即只能读出，一般情况下不能再写入（改写）。ROM的种类很多，按所用器件类型可分为二极管ROM、双极型ROM和MOS型ROM三种；按存储内容的写入方式又可分为固定ROM，可编程ROM和可擦可编程ROM三种。第65页/共73页（一）固定ROM 固定ROM存储的内容是在制造时利用掩模技术根据用户的要求

20、制造的，出厂后不能更改。固定ROM主要由地址译码器、存储单元矩阵和输出电路三部分组成。固定ROM可用二极管、双极型管和MOS管等三种器件来构成存储单元。ROM的容量以（字节数）（每个字的位数）来表示。以最简单的NMOS44位（4字节，每字节4位二进制数）存储矩阵为例，说明ROM的原理。第66页/共73页 第67页/共73页（二）可编程只读存储器PROM 第68页/共73页（三）可擦可编程只读存储器EPROM 第69页/共73页二、快闪存储器 闪存(Flash Memory)三、可编程阵列逻辑 可编程阵列逻辑(Programmable Logic Device,简称PLD)，用户编程，可实现各种组合逻辑电路的功能。现场可编程门阵列FPGA，通用阵列逻辑GAL等器件。第70页/共73页 数字电子技术基础习题数字电子技术基础习题第71页/共73页第72页/共73页感谢您的观看！第73页/共73页