第5章-存储器学习.pptx

《第5章-存储器学习.pptx》由会员分享，可在线阅读，更多相关《第5章-存储器学习.pptx（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、概 述 存储器是计算机的主要组成部分，它使计算机具有记忆功能。能将数据和程序存入计算机，使之脱离人的干预自动工作。70年代的存储器大多采用磁芯存储器，其速度比CPU慢几个数量级。且体积大，成本高。无论是体积上还是成本上，都是计算机的主要组成部分。计算机工作者在存储器的速度、体积、成本和容量上做了大量工作，解决了很多矛盾，成功地研制出今天的半导体存储器。第1页/共64页单极性MOS存储器分类双极性存储器有TTL、ECLMOS存储器按工作特点、作用以及制造工艺可分为：MOS存储器RAMROM动态DRAM静态SRAMRandom Access Memory掩膜ROM Read Only Memory

2、现场可编程PROM Programmable ROM可擦可编程EPROM Erasable PROM电可擦可编程E2ROM Electrically EPROM闪速存储器 Flash Memory AT89C51/52AT89C1051/2051易失非易失程序存储器数据存储器第2页/共64页MCS-15MCS-15存存储器系统配置储器系统配置一、程序存储器一、程序存储器MCS-51最小系统8051/8751内部有4KROM/EPROM8052/8752内部有8KROM/EPROMMCS-51最大系统：可寻址64KB单元容量不够时就要扩展片外程序存储器第3页/共64页二、数据存储器二、数据存储器

3、MCS-51最小系统MCS-51最大系统：可寻址64KB单元容量不够时就要扩展片外数据存储器RAM（I/O）51子系列内部只有128B RAM52子系列内部只有256B RAM系 统 的 扩 展 设 计:存储器I/O接口第4页/共64页5.1半导体存储器基础5.1.1 存储器的分类第5页/共64页5.1.1 存储器的分类 1.RAM 读/写存储器 SRAM 静态随机读/写存储器 DRAM 动态随机读/写存储器 2.ROM 掩模ROM 出厂时程序已经写入，不能修改。PROM 可编程只读存储器 EPROM 可擦写PROM 3.新型存储器 OTP ROM 一次可编程只读存储器 FLASH 存储器 快

4、擦写存储器 FRAM 非易失性铁电存储器第6页/共64页5.1半导体存储器基础5.1.2 存储器的技术指标1、存储容量：是指存储器能够存储信息的容量。可以表示为：存储容量=字数字长2、最大存取时间：是指CPU从存储器里读或写一个数据所需要的最大时间。3、存储器功耗4、可靠性和工作寿命5、集成度第7页/共64页5.1半导体存储器基础5.1.3 存储器的结构可以分为单译码和双译码编址存储器两类。注意：存储器引脚的种类。存储器容量与引脚的关系。存储器操作的概念：地址信号、地址译码、数据输入与输出信号。存储器读写操作过程。第8页/共64页5.1半导体存储器基础1、单译码编址存储器如图：注意地址译码器、

5、存储器阵列。第9页/共64页5.1半导体存储器基础2、双译码编址存储器如图：注意它的译码与选中单元的过程。第10页/共64页5.2只读存储器ROM特点：存放的信息是固定的，不会随停电而丢失。在使用过程中，其信息只可以读取，不可以改写。常用的ROM种类有：1、掩模ROM，由制造厂家写入信息。2、PROM，由用户一次性写入信息。3、EPROM，多次可改写ROM，可由用户使用紫外线灯擦除再次写入信息。4、EEPROM，可用电脉冲擦除，并再次由用户写入信息。第11页/共64页5.2只读存储器ROMROM应用举例：以2764为例。1、内部结构：如下图。2、引脚分类和功能。强调：CE 的作用。第12页/共

6、64页常用的EPROM芯片为：276427128272562751212345678914131211102325262728242221201816151719V VPPPPA A1212A A7 7A A6 6A A5 5A A4 4A A3 3A A2 2A A1 1A A0 0Q Q0 0Q Q1 1Q Q2 2Q Q3 3Q Q4 4Q Q5 5Q Q6 6Q Q7 7GNDGNDA A1010A A9 9A A8 8A A1111NCNCV VCCCCCECEOEOEPGMPGM地址输入线A0Ai三态数据线D0D7片选线读出选通线编程脉冲输入线编程电源线工作电源线2764、2712

7、8、27256、27512等地线8K 816K 832K 864K 8第13页/共64页A0Ai ：地址输入线，i=1215Q0Q7：三态数据线，读或编程校验时为数据输出线，编程时为数据输入线。维持或禁止时，呈高阻态 CE：片选线OE：读出选通线PGM：编程脉冲输入线VPP：编程电源线，其值因芯片型号和制造商而异VCC：电源线，接+5VGND:接地线常用D0D7表示第14页/共64页常用常用EPROMEPROM芯片的技术指标：芯片的技术指标：型 号 2764 27128 27256 27512容 量（KB）8 16 32 64引脚数 28 28 28 28读出时间 200 200 200 20

8、0最大工作电流 75 100 100 100最大维持电流 35 40 40 40nSmAmA第15页/共64页EPROMEPROM的操作方式有：的操作方式有：编程方式 ：把程序代码固化到EPROM中编程校验方式：读出EPROM的内容，校对编程操作的正确性读出方式 ：CPU从EPROM中读出指令和常数维持方式 ：数据端呈高阻编程方式 ：用于多片EPROM并行编程EPROM 写入器第16页/共64页读 0 0 1 VCC 5v DOUT禁止输出 0 1 1 VCC 5v 高阻 维 持 1 VCC 5v 高阻 编 程 0 1 0 *DIN编程校验 0 0 1 *DOUT引脚方式CEOEPGMVPPV

9、CCQ0Q7编程禁止 1 *高阻2764A和27128A的操作方式第17页/共64页5.3随即存取存储器RAM1、特点：存储单元的内容可在操作中随时读写操作，其信息会随停电而丢失。常用的RAM有：动态和静态两类。2、RAM举例：以6264为例。下图为其内部结构。第18页/共64页5.3随即存取存储器RAM6264引脚说明：注意CS 的作用。第19页/共64页常用数据存储器芯片常用数据存储器芯片常用的静态RAM芯片为：6264621286225612345678914131211102325262728242221201816151719NCNCA A1212A A7 7A A6 6A A5 5

10、A A4 4A A3 3A A2 2A A1 1A A0 0D D0 0D D1 1D D2 2D D3 3D D4 4D D5 5D D6 6D D7 7GNDGNDA A1010A A9 9A A8 8A A1111CS1CS1V VCCCCCECEOEOEWEWE地址输入线双向三态数据线片选线读出选通线写允许信号输入线电源线静态RAM芯片6116、6264、62128、62256等2 KB8 KB16 KB32 KB地线11根13根14根15根第20页/共64页D0D7：三态数据线CE：片选线OE：读出选通线WE：写允许信号输入线VCC：电源线，接+5VGND:接地A0Ai：地址输入线，

11、i=10（6116），i=12（6264）i=13（62128），i=14（62256）上页下页回目录第21页/共64页常用静态常用静态RAMRAM芯片的技术指标：芯片的技术指标：型 号 6116 6264 62128 62256容 量（KB）2 8 16 32引脚方式CEOEWE D0D76116/6264/62128/62256操作方式读 0 0 1 输出 DOUT 维持 1 高阻 三态 写 0 1 0 输入 DIN第22页/共64页5.451单片机与外部存储器的连接5.4.1 51外扩存储器应注意的问题这些问题也是连接外部存储器时应很好掌握的重要概念。选取合适的存储器芯片：芯片的存储性质

12、、芯片的容量、芯片的工作速度等。存储器空间地址的分配：确定各类芯片在存储空间占用的存储地址。确定芯片译码方式：片内译码、芯片译码。全译码方式、部分译码方式、线选译码方式。存储器与单片机连线的种类及要求，重点是三总线的结构。第23页/共64页MCS-51MCS-51系统扩展功能系统扩展功能进行系统扩展时，单片机的引脚可构成三总线结构1 1、片外三总线结构、片外三总线结构ALEP3.1P3.2P3.3P3.4P3.5P3.6P3.7P3.0EAPSENRST803180518751VccVssP1口P2口P0口373GE+5VA0A7A8A15D0D7I/OXTAL1XTAL2RXDTXDINT0

13、INT1T0T1WRRD控制总线CB数据总线 DB地址总线 AB第24页/共64页上页下页回目录CPU微处理器RAMI/OROMCBUSDBUSABUSCBUS：控制总线，方向不确定DBUS：数据总线，双向三态ABUS：地址总线，单向三态利用三总线可方便的进行系 统 的 扩 展 设 计:第25页/共64页 地址总线AB（A0A15）宽16位 片外寻址64KB 数据总线DB（D0D7）宽8位 控制总线CB系统扩展用的控制总线有：PSENEAALERESETRD WR地址总线由P0口提供地址低8位。地址总线由P2口提供地址高8位P0口是地址/数据复用线，在地址有效时，ALE 锁存到片外地址锁存器保

14、存;数据总线由P0口提供，该口为三态双向口。第26页/共64页P0的驱动能力：驱动8个TTL门P1、P2、P3的驱动能力：驱动4个TTL门2 2、总线驱动能力、总线驱动能力单向总线驱动器 74LS244双向总线驱动器 74LS245当应用系统规模过大，超过总线的驱动能力时，系统不可能可靠工作，此时应加总线驱动器。PSENPSEN片外取指（片外程序存储器读）信号输出端ALEALE 地址锁存信号。用锁存P0口的低8位地址RD/WRRD/WR 用于片外RAM的读写控制，执行MOVX时，这两个信号，在 P3.7/P3.6 上自动产生第27页/共64页3、常用的地址锁存器常用的8位地址锁存器有：74LS

15、373、74LS273、828274LS373是一种输出带有三态门的8D锁存器1D8D1Q8QGE1Q8Q 74LS373结构原理图输入控制端输出允许端第28页/共64页E E1Q1Q1D1D2D2D2Q2Q3Q3Q3D3D4D4DGNDGND4Q4Q74LS37312345678910141617181915131211208Q8Q8D8D7D7D7Q7Q6Q6Q6D6D5D5DG G5Q5QV VCCCC 引脚图A0A7P0.0P0.7ALE1D8D1Q8QGE电路连接图74LS373第29页/共64页74LS373的功能表E G 功 能 0 1 直通（Qi=Di）0 0 保持（Qi保持不

16、变）1 输 出 高 阻工作原理：输入控制端G“1”输出和输入端数据相同“0”（1D8D）数据锁入（1Q 8Q）三态使能端E“1”三态门输出呈高阻三态门开放,其输出为锁存器的输出“0”第30页/共64页4、常用的地址译码器常用的地址译码器是：3-8线译码器74LS138双2-4线译码器74LS13974LS13812345678910141615131211A AB BC CG2AG2AG2BG2BG1G1GNDGNDY7Y7Y6Y6Y4Y4Y3Y3Y2Y2Y1Y1Y0Y0Y5Y5V VCCCC8个输出端3个选择输入端3个允许输入端第31页/共64页Y Y0 0Y Y1 1Y Y2 2Y Y3

17、3Y Y4 4Y Y5 5Y Y7 7Y Y6 6111111111111111111111111111111110111111110111111110111111110111111110111111110110110110100100100100100100X X 000001011010X010101C B AC B AG2BG2B G2AG2AG1G11 0 0 1 1 0 1 1 1 1 1 1 0 11 0 0 1 1 1 1 1 1 1 1 1 1 0输 入输 出74LS138译码器真值表禁止允许第32页/共64页74LS139123456789101416151312111个允许

18、输入端2个选择输入端4个输出端1A1A1B1BGNDGND1G1G1Y31Y31Y21Y21Y11Y11Y01Y02Y32Y32Y22Y22Y12Y12Y02Y0V VCCCC2A2A2B2B2G2G输 出输 入GB AY Y0 0Y Y1 1Y Y2 2Y Y3 3 1 X X 1 1 1 1 0 0 0 0 1 1 1 0 0 1 1 0 1 1 0 1 0 1 1 0 1 0 0 1 1 1 1 074LS139译码器真值表第33页/共64页5.451单片机与外部存储器的连接使用三总线进行扩展第34页/共64页5.451单片机与外部存储器的连接 几个重要概念及地址译码方式分清地址线：片内

19、地址线、片选地址线；片内地址线的接法：直接与系统的地址线相连。片选地址线的接法：可用全译码方式、部分译码方式连接。用地址译码电路产生芯片的选通信号。通常这种选通信号采用集成译码电路产生。第35页/共64页5.4.2 程序存储器扩展设计一、外部程序存储器操作时序一、外部程序存储器操作时序PSEN片外取指（片外程序存储器读）信号输出端ALE地址锁存信号。用 锁存P0口的低8位地址MCS-51单片机访问外部外部ROMROM，使用的控制信号为：，使用的控制信号为：操作时序的两种情况：操作时序的两种情况：不执行MOVX指令时 执行MOVX指令时第36页/共64页ALEPSENRD/WRP2PCHPCH输

20、出输出PCHPCH输出输出PCHPCH输出输出PCHPCH输出输出P0指令指令输入输入指令指令输入输入指令指令输入输入指令指令输入输入PCLPCL输出输出PCLPCL输出输出PCLPCL输出输出PCLPCL输出输出PCLPCL输出有效输出有效PCLPCL输出有效输出有效PCLPCL输出有效输出有效外部程序存储器操作时序（外部程序存储器操作时序（a a）（a a）不执行 MOVX 指令时第一个机器周期第二个机器周期第37页/共64页由图可见：由图可见：P2P2口用于送出口用于送出PCHPCH信息信息P0口用于送出PCL信息和输入指令一个周期内，ALE脉冲两次有效。一个周期内，PSEN脉冲两次有效

21、。PSEN低电平期间将指令读入单片机ALE将P0口上的低8位地址锁存到地址锁存器第38页/共64页PCLPCL输出有效输出有效DPLDPL输出有效输出有效PCLPCL输出有效输出有效OSCALEPSENP1 P2 P1 P2P1 P2P1 P2P1 P2 P1 P2S1S2S3S4S5S6机器周期P1 P2 P1 P2P1 P2P1 P2P1 P2 P1 P2S1S2S3S4S5S6机器周期P2PCHPCH输出输出DPHDPH或或P2P2输出输出PCHPCH输出输出RD/WRP0指令指令输入输入指令指令输入输入PCLPCL输出输出地址地址输出输出数据数据输出输出PCLPCL输出输出数据数据输入

22、输入外部程序存储器操作时序（外部程序存储器操作时序（b b）（b b）执行 MOVX 指令时RDWR第39页/共64页由图可见：由图可见：由图可见：访问片外RAM不用PSEN改用RD/WR，此时P0口为数据线读到的指令为MOVX指令（单字节双周期指令）时在下一个ALE到来时，通过P0口、P2口送出要访问的片外RAM的地址在第二个机器周期，当RD/WR有效时，实现对这一单元的读写ALECPU通过P0口、P2口送出待访问的地址，因P0还要复用为数据总线，低8位地址有地址锁存器锁存P0复用口地址/数据数据地址数据指令PCDPTR第40页/共64页三、程序存储器扩展设计三、程序存储器扩展设计程序存储器

23、设计要点：程序存储器设计要点：外部程序存储器的操作时序，以及所使用程序存储器的操作时序，以及所使用 控制信号的作用控制信号的作用 找出8031和存储器芯片之间引脚接线的对 应关系，将其相应的数据线、地址线和控 制线正确连接 地址译码 选择集成度高的芯片，若需多片则应选择 容量相同的芯片，以简化电路的设计。选择片选信号第41页/共64页A6A7A5A0A1A2A3A4A13A8A9A10A11A12Q1Q0Q2Q7Q6Q5Q4Q3VccGNDVPPOECE 271281D2D3D4D6D5D8D7D1Q2Q3Q4Q6Q5Q8Q7QGEVccGND+5 V74LS373P0.1P0.2P0.3P0

24、.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P2.0P3.1。P3.7P3.0P1.1。P1.7P1.0XTAL1XTAL2VccEAALEPSEN8031VSS+5 V1 1、线地址译码法扩展、线地址译码法扩展16KBEPROM16KBEPROM=0线地址0000H3FFFH4000H7FFFH=0=1第42页/共64页P0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P2.01 1、线地址译码法扩展、线地址译码法扩展16KBEPROM16KBEPROMA6A7A5 A0A1

25、A2A3A4A13A8A9A10A11A12CE0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1基本地址范围：0000H3FFFH重叠地址范围：4000H7FFFH结构特点：地址范围：EPROM由PSEN进行读选通控制，8031的EA接地 用一根线(P2.7)去选择芯片，P2.7=0，选中该片 P2.6悬空产生地址重叠 271288031第43页/共64页EA。P0.7P0.0P2.6P2.5P2.4P2.3P2.2P2.1P2.0P2.7ALEPSEN80311D8DGE1Q8Q74LS37374LS373Q0Q7CEOEA

26、0A122764 2764 Q0Q7CEOEA0A122764 2764 Q0Q7CEOEA0A122764 2764 74LS1392Y32Y32Y22Y22Y12Y12Y02Y0V VCCCC2A2A2B2B2G2GGNDGND+5VA0A0A7A7A8A8A12A12D0D0D7D7片选片选0 0片选片选1 1片选片选2 20000H0000H1FFFH1FFFH 2000H2000H3FFFH3FFFH 4000H4000H5FFFH5FFFH2 2、部分地址译码法扩展、部分地址译码法扩展24KB EPROM24KB EPROM第44页/共64页2 2、部分地址译码法扩展、部分地址译码

27、法扩展24KB EPROM24KB EPROMP2.5P2.6P0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.0A6A7A5A0A1A2A3A4A8A9A10A11A12选中地址0 00 11 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片片片0000H1FFFH2000H3FFFH40

28、00H5FFFH地址范围：结构特点：8031内部无ROM，所以EA接地，EPROM由PSEN进行读控制用译码后的部分地址选择芯片，叫部分地址译码用地址译码信号选择某片片选第45页/共64页EA。P0.7P0.0P2.6P2.5P2.4P2.3P2.2P2.1P2.0P2.7ALEPSEN80311D8DGE1Q8Q74LS37374LS373Q0Q7CEOEA0A122764 2764 Q0Q7CEOEA0A122764 2764 Q0Q7CEOEA0A122764 2764 A0A0A7A7A8A8A12A12D0D0D7D7片选片选0 0片选片选1 1片选片选7 70000H0000H1F

29、FFH1FFFH 2000H2000H3FFFH3FFFH E000HE000HFFFFHFFFFH74LS138V VCCCCA AB BG2BG2BGNDGND+5VY7Y7Y1Y1Y0Y0G2AG2AC CG G1 13 3、全地址译码法扩展、全地址译码法扩展64KBEPROM64KBEPROM第46页/共64页74LS373G 1Q8QE 1D8DQ0Q7 OEA0A12 CE2764（1）Q0Q7 OEA0A12 CE2764（2）Q0Q7 OEA0A12 CE2764（8）74LS138G1 VCCY7Y1Y0GNDG2AG2BCBA P27 P26 P25+5V 8031P0P2

30、ALEPSENEAD0D7A0A12A0A7第47页/共64页ALEPSENRD/WRP2PCHPCH输出输出PCHPCH输出输出PCHPCH输出输出PCHPCH输出输出P0指令指令输入输入指令指令输入输入指令指令输入输入指令指令输入输入PCLPCL输出输出PCLPCL输出输出PCLPCL输出输出PCLPCL输出输出PCLPCL输出有效输出有效PCLPCL输出有效输出有效PCLPCL输出有效输出有效图5-1外部程序存储器操作时序（外部程序存储器操作时序（a a）第一个机器周期第二个机器周期第48页/共64页2 2、全地址译码法扩展、全地址译码法扩展64KB EPROM64KB EPROMP2.

31、5P2.6P0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.0A6A7A5A0A1A2A3A4A8A9A10A11A12选中地址P2.70 0 00 0 11 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 10 0 0 0 0 0 0 0 0 0 0 0 00 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1片片片0000H1FFFH2000H3FFFHE000HFFFFH1 1 1 所有地址都参加

32、译码选择芯片，叫作全地址译码地址范围：74LS138C B AA15 A14 A13A15 A14 A13第49页/共64页5.451单片机与外部存储器的连接51单片机与外部EPROM的连接单片机与两片2764相连，如下图。写出各片2764的地址空间。（0000H-1FFFH，2000H-3FFFH）第50页/共64页5.4.3 数据存储器扩展设计一、外部数据存储器操作时序一、外部数据存储器操作时序可寻址256B 外部数据存储器可寻址64KB 外部数据存储器访问外部RAM用专门指令MOVX，共4条 指令符号说 明MOVX A，RiMOVX Ri，AMOVX A，DPTRMOVX DPTR，A第

33、51页/共64页外部数据存储器读时序（外部数据存储器读时序（a a）PSENP1P2P1P2P1P2P1P2P1P2P1P2 S1 S2 S3 S4 S5 S6机器周期P1P2 S1RD/WRP0指令输入悬浮指令输入悬浮A0A0A7A7悬浮悬浮数据输入数据输入 悬浮悬浮ALEP2 地址地址 A8A8A15A15DPL(Ri)DPHMOVX A,RiDPTRA第52页/共64页外部数据存储器写时序（外部数据存储器写时序（b b）PSENP1P2P1P2P1P2P1P2P1P2P1P2S1S2S3S4S5S6机器周期P1P2S1P0指令输入悬浮指令输入悬浮A0A0A7A7数据输出数据输出ALEP2

34、 地址地址 A8A8A15A15RD/WRMOVX ，ARiDPTRDPL(Ri)DPH（A）第53页/共64页由图可见：由图可见：S1P2读到的指令为MOVX指令（单字节双周期指令）在S2P1下一个ALE到来时，通过P0口、P2口送出要访问的片外RAM的地址当RD/WR有效时，实现对这一单元的读/写第54页/共64页1 1、MCS-51MCS-51扩展扩展2KBRAM2KBRAMP0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P2.0A6A7A5A0A1A2A3A4A8A9A100 0 0 0 0 0 0 0 0 0 0

35、1 1 1 1 1 1 1 1 1 1 1 控制信号使用WR和RD。WR和RD分别与6116的WE和OE端相连结构特点：地址范围：0 0 0 0 0 0 0 0 0 0 1 0000H0001H07FFH基本地址范围：0000H 07FFH61168031CE 接地第55页/共64页1D2D3D4D6D5D8D7D1Q2Q3Q4Q6Q5Q8Q7QGEVccGND+5 V74LS373P0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P2.0P3.1。P3.6P3.7P3.0P1.1。P1.7P1.0XTAL1XTAL2Vcc

36、EAALEPSEN8031VSS+5 VA6A7A5A0A1A2A3A4A8A9A10I/O1I/O0I/O2I/O7I/O6I/O5I/O4I/O3Vcc VssOECE6116WE+5 V二、二、数据存储器扩展设计数据存储器扩展设计1 1、MCS-51MCS-51扩展扩展2KBRAM2KBRAM0000H07FFH第56页/共64页1D8DGE1Q8Q74LS37374LS373A0A0A7A7A8A8A14A14D0D0D7D70000H0000H7FFFH7FFFH0000H0000H7FFFH7FFFH2 2、80318031扩展扩展32KB EPROM32KB EPROM和和32K

37、B RAM32KB RAMQ0Q7CEOEA0A1427256 27256 Q0Q7CEOEA0A1462256 62256 WEEA。P0.7P0.0P2.6P2.5P2.4P2.3P2.2P2.1P2.0P2.7ALEPSEN8031RDWR第57页/共64页 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1基本地址范围：0000H7FFFH2 2、80318031扩展扩展32KBEPROM32KBEPROM和和32KB RAM32KB RAMP0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2

38、P2.3P2.4P2.5P2.6P2.7P2.0A6A7A5A0A1A2A3A4A8A9A10A11A12A13A14结构特点：EPROM和RAM共用地址总线和数据总线控制总线除ALE外，EPROM由PSEN进行读选通，RAM由RD和WR进行读写控制地址范围：第58页/共64页1D8DGE1Q8Q74LS37374LS373A0A0A7A7A8A8A14A14D0D0D7D73 3、程序存储器空间和数据存储器空间的合并、程序存储器空间和数据存储器空间的合并Q0Q7CEOEA0A1462256 62256 WEEA。P0.7P0.0P2.6P2.5P2.4P2.3P2.2P2.1P2.0P2.7

39、ALEPSEN8031RDWRQ0Q7CEOEA0A1427256 27256 8000H8000HFFFFHFFFFH0000H0000H7FFFH7FFFH第59页/共64页 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 00 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1P0.1P0.2P0.3P0.4P0.5P0.6P0.7P0.0P2.1P2.2P2.3P2.4P2.5P2.6P2.7P2.0A6A7A5A0A1A2A3A4A8A9A10A11A12 A13 A14结构特点：将PSEN 和RD进行读逻辑与产生低电平有效的读选通信号，用于合并外部程序存

40、储器和数据存储器空间地址范围：3 3、程序存储器空间和数据存储器空间的合并、程序存储器空间和数据存储器空间的合并2725627256地址地址 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 01 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 16225662256地址地址A A15150000H7FFFH8000HFFFFH第60页/共64页5.451单片机与外部存储器的连接51单片机与外部RAM的连接采用三总线的连接；注意芯片的片选地址。（4000H-5FFFH）第61页/共64页5.451单片机与外部存储器的连接例题：连接三片8K*8RAM和ROM构成外扩存储空间。要点：三总线的连接、各片存储器的地址空间。ROM空间 RAM空间2764-1 0000H-1FFFH 6264-1 0000H-1FFFH2764-2 2000H-3FFFH 6264-2 2000H-3FFFH2764-3 4000H-5FFFH 6264-3 4000H-5FFFH第62页/共64页5.451单片机与外部存储器的连接课外作业：设计51单片机与外部存储器扩展系统。要求：1扩展RAM、ROM空间各32K。2使用8K8芯片。3完成完整的原理图设计，包含：复位电路、时钟电路、地址锁存电路、电源电路等。第63页/共64页感谢您的观看！第64页/共64页