数字电子技术课程设计篮球比赛30s计时器.pdf

《数字电子技术课程设计篮球比赛30s计时器.pdf》由会员分享，可在线阅读，更多相关《数字电子技术课程设计篮球比赛30s计时器.pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1/9 一、设计目的 1培养理论联系实际的正确设计思想，训练综合运用已经学过的理论和生产实际知识去分析和解决工程实际问题的能力 2学习较复杂的电子系统设计的一般方法，了解和掌握模拟、数字电路等知识解决电子信息方面常见实际问题的能力，由学生自行设计、自行制作和自行调试。3运行基本技术训练，如基本仪器仪表的使用，产业元器件的识别、测量、熟练运用的能力，掌握设计资料、手册、标准和规 X 以及使用仿真软件、实验设备进行调试和数据处理等。4培养学生的创新能力。二、设计要求 130 秒计时器具有显示 30 秒的计时功能。2系统设置外部操作开关，控制计时器的直接置数、清零、启动、和暂停功能。3计时器为 30

2、 秒递减计时时，其计时间隔为1 秒。4当计时器递减计时到零时，数码显示器不能灭灯，LED 变亮报警。三、总体设计 本实验的核心部分是要设计一个 30s 计数器，并且对计数结果进行实时显示，同时要实现设计任务中提到的各种控制要求，因此该系统包括秒脉冲发生器、计数器、译码显示电路、辅助时序控制电路(简称控制电路)和报警电路等 5 个部分构成。其中，计数器和控制电路是系统的主要部分。计数器完成 30s 计时功能，而控制电路具有直接控制计数器的启动计数、暂停、连续计数、译码显示电路的显示和灭灯功能。为了满足系统的设计要求，在设计控制电路时，应正确处理各个信号之间的时序关系。在操作直接清零开关时，要求计

3、数器清零，数码显示器显示零。当启动开关闭合时，控制电路应封锁时钟信号 CP，同时计数器完成置数功能，译码显示电路显示30s 字样；当启动开关断开时，计数器开始计数；当暂停、连续开关拨在暂停位置上时，计数器停止计数，处于保持状态；当暂停、连续开关拨在连续时，计数器继续递减计数。系统设计框图如图下图所示。2/9 图 1 四、单元电路设计 1、译码显示电路 用发光二极管（LED）组成字型来来显示数字。这种数码管的每个线段都是一个发光二极管，因此也称 LED 数码管或 LED 七段显示器。因为计算机输出的是 BCD 码，要想在数码管上显示十进制数，就必须先把 BCD 码转换成 7 段字型数码管所要求的

4、代码。我们把能够将计算机输出的 BCD 码换成 7 段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”因此在本次的设计中我们采用了常用的 74LS48。在数字测量仪表和各种数字系统中，都需要将数字量直观地显示出来，一方面供人们直接读取测量和运算的结果；另一方 面用于监视数字系统的工作情况。因此，数字显示电路是许多数字设备不可缺少的部分。数字显示电路通常由译码器、驱动 器和显示器等部分组成，如下图所示。下面对显示器和译码驱动器分别进行介绍。图 2 数码显示器是用来显示数字、文字或符号的器件，现在已有多种不同类型的产品，广泛应用于各种数字设备中，目前数码显示器件正朝着小型、低功耗、平

5、面化方向发展。数码的显示方式一般有三种：第一种是字形重叠式，它是将不同字符的电极重叠起来，要显示某字符，只须使相应的电极发 亮即可，如辉光放电管、边光显示管等。第二种是分段式，数码是由分布在同一平面上若干段发光的笔划组成，如荧光数码管等。第 驱动器 显示器 译码器 计数器 脉冲发射器 计时器 译码器 LED 显示 清零 置数 暂停/继续 3/9 三种是点阵式，它由一些按一定规律排列的可发光的点阵所组成，利用光点的不同组合便可显示不同的数码，如场致发光记分牌。数字显示方式目前以分段式应用最普遍，下图表示七段式数字显示器利用不同发光段组合方式，显示 015 等阿拉伯数字。在实际应用中，1015 并

6、不采用，而是用 2 位数字显示器进行显示。图 3 显示器 如前所述，分段式数码管是利用不同发光段组合的方式显示不同数码的。因此，为了使数码管能将数码所代表的数显示出来，必须将数码经译码器译出，然后经驱动器点亮对应的段。例如，对于 8421 码的 0011 状态，对应的十进制数为 3，则译码驱动器应使 a、b、c、d、g 各段点亮。即对应于某一组数码，译码器应有确定的几个输出端有信号输出，这是分段式数码管电路的主要特点。74LS48 为 4 线七段译码器/驱动器（BCD 输入，有上拉电阻），其输出端（YaYg）为高电平有效，可驱动灯缓冲器或共阴极 VLED。当要求输出 015 时，消隐输入（BI

7、）应为高电平或开路，对于输出为 0 时还要求脉冲消隐输入（RBI）为高电平或者开路。当BI 为低电平时，不管其它输入端状态如何，YaYg 均为低电平。当 RBI 和地址端（A0A3）均为低电平，并且灯测试输入端（LT）为高电平时，Ya Yg 为低电平，脉冲消隐输出（RBO）也变为低电平。当 BI 为高电平或开路时，LT 为低电平可使 YaYg 均为高电平。48 与 248 的引出端排列、功能和电特性均相同，差别仅在显示 6 和 9,248 所显示的 6 和 9 比 48 多出上杠和下杠。引出端符号：A-D 译码地址输入端 BI/RBO 消隐输入（低电平有效）/脉冲消隐输出（低电平有效）LT 灯

8、测试输入端（低电平有效）RBI 脉冲消隐输入端（低电平有效）a-g 段输出 4/9 图 4 74LS48 2、脉冲产生电路（555 定时器）555 定时器主要是通过外接电阻R 和电容器 C 构成充、放电电路,并由两个比较器来检测电容器上的电压,以确定输出电平的高低和放电开关管的通断。这就很方便地构成从微秒到数十分钟的延时电路、以及多谐振荡器、单稳态触发器、施密特触发器等脉冲波形产生和整形电路。NE555 为 8 脚时基集成电路，各脚主要功能（集成块图在下面）1 地 GND 2 触发 3 输出 4 复位 5 控制电压 6 门限(阈值)7 放电 8 电源电压 Vcc（1）用 555 定时器构成多谐

9、振荡器：用 555 定时器构成多谐振荡器电路如图(a)所示。电路没有稳态,只有两个暂稳态,也不需要外加触发信号,利用电源VCC通过R1和R2向电容器C充电,使uC逐渐升高,升到2VCC/3时,uO跳变到低电平,放电端 D 导通,这时,电容器 C 通过电阻 R2和 D 端放电,使 uC下降,降到 VCC/3 时,uO跳变到高电平,D 端截止,电源 VCC又通过 R1和 R2向电容器 C 充电。如此循环,振荡不停,电容器 C 在 VCC/3 和 2VCC/3 之间充电和放电,输出连续的矩形脉冲,其波形如图(b)所示。图 5 8 4 7 6 555 3 2 1 5 R1 R2 uc C+VDD uo

10、 0.01F t uo 0 tw2 tw1 t uc 0 CCV32 CCV31 T（a）（b）5/9 输出信号 uO的脉宽 tW1、tW2、周期 T 的计算公式如下:tW10.7(R1R2)C tW20.7R2C TtW1tW20.7(R12R2)(2)用 555 定时器构成施密特触发器：用 555 定时器构成的施密特触发器如图(a)所示。将 2 管脚和 6 管脚连在一起作为信号输入端即可。在输入端外接三角波 ui,当 ui上升到 2VCC/3 时,输出 uO从高电平翻转为低电平；当 ui下降到 VCC/3 时,输出 uO从低电平翻转为高电平。施密特触发器将输入的三角波整形为矩形波输出。电路

11、的工作波形如图(b)所示。回差电压电压u32VCC31VCC31VCC 如图所示：图 6（3）用 555 定时器构成单稳态触发器：用 555 定时器构成单稳态触发器电路如图(a)所示。R、C 是定时元件。输入脉冲信号ui加于2管脚。输入触发信号ui的有效电平是低电平,当ui处于高电平时,放电端D导通,uC和 uO均为低电平,电路为稳态。当输入触发信号 ui的下降沿到来时刻,2 管脚电位瞬间低于 VCC/3,使输出 uO变为高电平,放电端 D 截止,电源 VCC通过电阻 R 向电容器 C 充电,使 uC按指数规律上升,电路为暂稳态。当 uC上升到 2VCC/3 时,使输出 uO变为低电平,D 端

12、导通,电容器 C 经 D 端迅速放电,暂态结束,自动恢复到稳态,为下一个触发脉冲的到来作好准备。波形图如(b)所示。t uo 0 t ui 0 ccV32 DDV32 ccV31（b）8 4 6 2 1 +VCC ui uo（a）555 6/9 图 7 输出脉宽 tW是暂稳态的持续时间为 tW1.1RC 此电路要求输入信号的负脉冲宽度一定要小于 tW 3、计数电路（74LS192）计数器是一个用以实现计数功能的时序逻辑部件，它不仅可以用来对脉冲进行计数，还常用做数字系统的定时、分频和执行数字运算以及其他特定的逻辑功能。74LS192 为可预置的十进制同步加/减计数器（双时钟），其清除端是异步的

13、。当清除端（MR）为高电平时，不管时钟端（CPD、CPU）状态如何，即可完成清除功能；预置是异步的，当置入控制端（PL）为低电平时，不管时钟 CP 的状态如何，输出端（Q0Q3）即可预置成与数据输入端（P0P3）相一致的状态；计数是同步的，靠 CPD、CPU 同时加在 4 个触发器上而实现。在 CPD、CPU 上升沿作用下 Q0Q3 同时变化，从而消除了异步计数器中出现的计数尖峰。当进行加计数或减计数时可分别利用 CPD 或 CPU，此时另一个时钟应为高电平。当计数上溢出时，进位输出端（TCU）输出一个低电平脉冲，其宽度为 CPU 低电平部分的低电平脉冲；当计数下溢出时，错位输出端（TCD）输

14、出一个低电平脉冲，其宽度为 CPD 低电平部分的低电平脉冲。当把 TCD 和 TCU 分别连接后一级的 CPD、CPU，即可进行级联 8 4 7 6 555 3 2 1 5 R+Vcc uc C uo 0.01F ui（a）t ui 0 t uc 0 ccV32 t uo 0 tW ccV31（b）7/9 图 8 74LS192 引出端符号 TCD 错位输出端（低电平有效）TCU 进位输出端（低电平有效）CPD 减计数时钟输入端（上升沿有效）CPU 加计数时钟输入端（上升沿有效）MR 异步清除端 P0P3 并行数据输入端 PL 异步并行置入控制端（低电平有效）Q0Q3 输出端 4、控制电路（清

15、零、置数、暂停、报警）当计数器 74LS192 的清零端 CLR=1 有效时，即可实现对电路进行清零；而当清零端无效，置数端 LOAD=0 有效时，即可实现对电路的置数；通过接一与非门对 555 脉冲发生器输出端的脉冲信号进行控制，即可实现对整个电路进行暂停计时，为减小开关按键产生的机械抖动对计时电路的影响，应接一 RS 锁存器；当计时器 74LS193 的借位输出端有效时，即可实现报警。8/9 五、总体电路图 BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g14U?74LS48BI/RBO4RBI5LT3A7B1C2D6a13b12c11d10e9f15g14

16、U?74LS48CLR14UP5DWN4LD11CO12BO13A15QA3B1QB2C10QC6D9QD7U?74LS192(1)CLR14UP5DWN4LD11CO12BO13A15QA3B1QB2C10QC6D9QD7U?74LS192(2)1234567abcdefg8dp9GNDabfcgdedpDS?AMBERCC1234567abcdefg8dp9GNDabfcgdedpDS?AMBERCC231U?A74LS02231U?A74LS02231U?A74LS02TRIG2OUT34CVOLT5THOLD6DISCHG781RESETVCCGNDU?555TRIG2OUT34CVO

17、LT5THOLD6DISCHG781RESETVCCGNDU?55512U?A74LS048910U?C74LS00111213U?D74LS00123U?A74LS00456U?B74LS00121312U?A74LS113 4 56U?B74LS11R610KR710KR940K+5R151KR247KR35KR45KR51KLS?SPEAKERS?SW 3S?SW 4S?SW 5S?SW 6C10uFC?0.1uFC20.01uFS?SW 2+12D?LED+12R810K+5C4100uFS?SW 1+5+5R141K+5+5 图 9 六、设计总结 在本次的课程设计中通过自己选题，找材

18、料，分析、设计等，也掌一些软件的操作方法，这为以后的学习做了铺垫。整个设计实现了从单一的理论学习到解决实际问题的转变。通过本次的课程设计，我最大的收获就是提高了自身的动手能力，培养了我的寻求解决问题的能力和团队精神也增强了我其它方面的能力。在设计中，我充分应用我们所学的知识，例如：集成电路 74LS 系列、整定时器 555 等元件的应用。这次实践使我受9/9 益匪浅，在摸索该如何设计电路使之实现所需功能的过程中，特别有趣，培养了我的设计思维，增强了我的实际操作能力。在让我体会到设计电路艰辛的同时，更让我体会到成功的喜悦和快乐。这次设计所用的的工具是protel99 SE、EWB,由于接触过这两

19、个软件，所以画图和仿真就比较方便，使设计的质量得到了保证。课程设计提高我的综合动手能力和工程设计能力，它使我的理论知识得到了综合应用，培养我综合运用所学理论的能力和解决较复杂的实际问题的能力。电子技术发展呈现出系统集成化，自动化，设计自动化，用户专业化和测试智能的优势，作为一个大学生。我们必须时代的发展，这使我们必须要扩展自己的知识，并利用计算机来辅助分析和设计，这对我们是有益的。课程设计的自主设计、学习和研究过程中，通过写课程设计的总结报告，初步训练我的书面表达能力。组织逻辑能力，这些技能应用性强，对我的将来就业和进一步发展帮助较大。同时也加强了对课本知识的理解，使我们做到理论和与实际的联系，收获很大。并且我也深深地体会到自己所学知识的不足，激发了我的自学能力和应对挑战的能力。为今后学习打下了良好的基础，培养了我们严谨务实，戒骄戒躁的作风。七、参考文献 1 代启化 Proteus 在电路系统设计中的应用J 自动化与仪器仪表，2006(6)：8487 2 阎石.数字电子技术基础.：高等教育，2006.3 肖景和CMOS 数字电路应用 300 例M：中国电力，2006