数字电子技术-考试复习选择填空题汇总.pdf

《数字电子技术-考试复习选择填空题汇总.pdf》由会员分享，可在线阅读，更多相关《数字电子技术-考试复习选择填空题汇总.pdf（17页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、数字电子技术试卷数字电子技术试卷一、选择题：A A 组：1.如果采用偶校验方式，下列接收端收到的校验码中，（A）是不正确的A、00100B、10100C、11011D、11110、某一逻辑函数真值表确定后，下面描述该函数功能的方法中，具有唯一性的是（B）A、逻辑函数的最简与或式B、逻辑函数的最小项之和C、逻辑函数的最简或与式D、逻辑函数的最大项之和、在下列逻辑电路中，不是组合逻辑电路的是（D）A、译码器B、编码器C、全加器D、寄存器、下列触发器中没有约束条件的是（D）A、基本 RS 触发器B、主从 RS 触发器C、同步 RS 触发器D、边沿 D 触发器、555 定 时 器 不 可 以 组 成D

2、。A.多 谐 振 荡 器B.单 稳 态 触 发 器C.施 密 特 触 发 器触 发 器）、编码器（A）优先编码功能，因而（C）多个输入端同时为。A、有B、无C、允许D、不允许、（D）触发器可以构成移位寄存器。A、基本 RS 触发器B、主从 RS 触发器C、同步 RS 触发器D、边沿 D 触发器、速度最快的 A/D 转换器是（A）电路A、并行比较型B、串行比较型C、并串行比较型D、逐次比较型9、某触发器的状态转换图如图所示，该触发器应是(C)A.J-K 触发器B.R-S 触发器C.D 触发器D.T 触发器10.（电子专业作）对于 VHDL 以下几种说法错误的是（A）AVHDL 程序中是区分大小写

3、的。B一个完整的 VHDL 程序总是由库说明部分、实体和结构体等三部分构成，CVHDL 程序中的实体部分是对元件和外部电路之间的接口进行的描述，可以看成是定义元件的引脚D结构体是描述元件部的结构和逻辑功能B B 组：1、微型计算机和数字电子设备中最常采用的数制是-（A）A.二进制B.八进制C.十进制D.十六进制2、十进制数 6 在 8421BCD 码中表示为-（B）C.0111D.1000&_3、在图 1 所示电路中，使YA的电路是-（A）A.1B.2C.3D.44、接通电源电压就能输出矩形脉冲的电路是-（D）A.单稳态触发器B.施密特触发器C.D 触发器D.多谐振荡器5、多谐振荡器有-（C）

4、A.两个稳态B.一个稳态C.没有稳态D.不能确定6、已知输入 A、B 和输出 Y 的波形如下图所示，则对应的逻辑门电路是-（D）A.与门B.与非门C.或非门D.异或门7、下列电路中属于时序逻辑电路的是-（B）A.编码器B.计数器C.译码器D.数据选择器8、在某些情况下，使组合逻辑电路产生了竞争与冒险，这是由于信号的-（A）A.延迟B.超前C.突变D.放大9、下列哪种触发器可以方便地将所加数据存入触发器，适用于数据存储类型的时序电路-（C）。A.RS 触发器B.JK 触发器C.D 触发器D.T 触发器10、电路和波形如下图，正确输出的波形是-（A）A.1B.2C.3D.4C 组：1十进制数 25

5、 用 8421BCD 码表示为A。01012.当逻辑函数有 n 个变量时，共有D个变量取值组合A.nB.2nC.n2D.2n3 在 何 种 输 入 情 况 下，“与 非”运 算 的 结 果 是 逻 辑 0。DA全部输入是 0B.任一输入是 0C.仅一输入是 0D.全部输入是 14 存 储 8 位 二 进 制 信 息 要D个 触 发 器。5 欲 使 JK 触 发 器 按 Qn+1=Qn工 作，可 使 JK 触 发 器 的 输 入 端A。=K=1=0,K=1=0,K=0=1,K=06 多 谐 振 荡 器 可 产 生B。A.正 弦 波B.矩 形 脉 冲C.三 角 波D.锯 齿 波7 在 下 列 逻

6、辑 电 路 中，不 是 组 合 逻 辑 电 路 的 是A。A.译 码 器B.编 码 器C.全 加 器D.寄 存 器8 八 路 数 据 分 配 器，其 地 址 输 入 端 有B个。9 8 位 移 位 寄 存 器，串 行 输 入 时 经D个 脉 冲 后，8 位 数 码 全 部 移 入 寄 存 器 中。10一个无符号 8 位数字量输入的 DAC，其分辨率为D位。D D 组：1、下列四个数中，最大的数是（B）A、（AF）16B、（0）8421BCD：C、（）2D、（198）102、下列关于异或运算的式子中，不正确的是（A、AA=0C、A0=AB、A A 1B）D、A1=A3、下列门电路属于双极型的是（

7、A）A、OC 门B、PMOSC、NMOSD、CMOS4、对于钟控 RS 触发器，若要求其输出“0”状态不变，则输入的RS 信号应为（A）A、RS=X0B、RS=0X？C、RS=X1D、RS=1X5、如图所示的电路，输出F 的状态是（D）A、AB、AC、1D、06、AB+A 在四变量卡诺图中有(B)个小格是“1”。A、13B、12C、6D、57、二输入与非门当输入变化为(A)时，输出可能有竞争冒险。A.0110B.0010C.1011D.11018、N 个 触 发 器 可 以 构 成 能 寄 存(B)位 二 进 制 数 码 的 寄 存 器。+19、以 下 各 电 路 中，(B)可 以 产 生 脉

8、 冲 定 时。A.多 谐 振 荡 器B.单 稳 态 触 发 器C.施 密 特 触 发 器D.石 英 晶 体 多 谐 振 荡 器10、输入至少(B)位数字量的 D/A 转换器分辨率可达千分之一。A.9B.10C.11D.12二、判断题：A 组：1、MP音乐播放器含有 D/A 转换器，因为要将存储器中的数字信号转换成优美动听的模拟信号音乐。（）2、真值表、函数式、逻辑图、卡诺图和时序图，它们各具有特点又相互关联。（）3、有冒险必然存在竞争，有竞争就一定引起冒险。（）4、时序逻辑电路的特点是：电路任一时刻的输出状态与同一时刻的输入信号有关，与原有状态没有任何的联系（）。5、（电子专业作）FPGA 是

9、现场可编程门阵列，属于低密度可编程器件。（）B 组：1、时序电路无记忆功能，组合逻辑电路有记忆功能。-（）2、在普通编码器中，任何时刻都只允许输入二个编码信号，否则输出将发生混乱。（）3、基本的 RS 触发器是由二个与非门组成。-（）4、A/D 转换器是将数字量转换为模拟量。-（）5、逻辑电路如下图所示，只有当A=0，B=0 时 Y=0 才成立。-（）C 组：1若两个函数具有不同的逻辑函数式，则两个逻辑函数必然不相等。（）2三态门的三种状态分别为：高电平、低电平、不高不低的电压。（）触发器的特性方程为 Qn+1=D，与 Qn无 关，所 以 它 没 有 记 忆 功 能。（）4.编码与译码是互逆的

10、过程。（）5.同步时序电路具有统一的时钟CP 控制。（）D 组：1、时序逻辑电路在某一时刻的输出状态与该时刻之前的输入信号无关。（）】2、D 触发器的特性方程为Qn+1=D，与 Qn无 关，所 以 它 没 有 记 忆 功 能。（）3、用数据选择器可实现时序逻辑电路。（）4、16 位输入的二进制编码器，其输出端有4 位。（）5、时序电路不含有记忆功能的器件。（）三、填空题：A 组：、%、数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类：组 合 逻 辑 电 路、时 序 逻 辑 电路。、三态门的三种状态是指_0_、_1_、_高阻_。、实现 A/D 转换的四个主要步骤是_

11、采样_、_保持_、_量化_、_编码_。、将十进制转换为二进制数、八进制数、十六进制数：（)D（)B（)O5、寄存器分为_基本寄存器_和_移位寄存器_两种。6、半导体数 码 显 示 器 的 部 接 法 有 两 种 形 式：共阳 极接 法 和 共阴 极接法。7、与下图真值表相对应的逻辑门应是_与门_(输出F输入AB000110：118、已知 L=AC+BC，则 L 的反函数为F=_。9、基本 RS 触发器，若现态为1，SR，则触发状态应为_1_。10、（电子专业选作）ROM 的存储容量为 1K8，则地址码为_10_位，数据线为_8_位。0001B 组：.1、请将下列各数按从大到小的顺序依次排列：（

12、246）；（165）；（）；（A4）（）（246）（165）（A4）2、逻辑函数有三种表达式：逻辑表达式、真值表、卡诺图。3、TTL 逻辑门电路的典型高电平值是V，典型低电平值是V。4、数据选择器是一种多个输入单个输出的中等规模器件。5、OC 门能实现“线与”逻辑运算的电路连接，采用总线结构，分时传输数据时，应选用三态门。6、逻辑表达式为F BC AC AB，它存在0冒险。7、时序逻辑电路在某一时刻的状态不仅取决于 这一时刻 的输入状态，还与电路过去的 状态有关。8、触发器按逻辑功能可以分为RS、D、JK、T四种触发器。.9、双稳态触发器电路具有两个稳态，并能触发翻转的两大特性。10、模数转换

13、电路包括采样、保持、量化和编码 四个过程。_C 组：1、二进制（）2转换为十进制数为。2、十六进制数（）16转换为二进制数为_(.011)2_。3、F=ABCD+ABC+ABC+ABC=m(_7,10,11,12,13,14,15_)。4、F=AC+BD 的最小项表达式为_m(1,3,9,10,11,14,15)_。5一 个 基 本 RS 触 发 器 在 正 常 工 作 时，它 的 约 束 条 件 是R+S=1，则 它 不 允 许 输 入S=0且R=0的 信 号。6555 定 时 器 的 最 后 数 码 为 555 的 是TTL产 品，为 7555 的 是 CMOS产 品。7、TTL 与非门的

14、多余输入端悬空时，相当于输入_高_电平。8数 字 电 路 按 照 是 否 有 记 忆 功 能 通 常 可 分 为 两 类：组 合 逻 辑 电 路、时 序 逻 辑 电 路。9 对 于 共 阳 接 法 的 发 光 二 极 管 数 码 显 示 器，应 采 用低电 平 驱 动 的 七 段 显 示 译 码器。10、F=AB+C的对偶函数是_ F=（A+B）C_。D 组：1、将（234）8按权展开为282+381+480。2、（.1011）2=()8=()163、逻辑函数 F=A+B+CD 的反函数F=AB（C+D）。4、逻辑函数通常有真值表、代数表达式、卡诺图 等描述形式。5、施 密 特 触 发 器 具

15、 有回 差现 象，又 称电 压 滞 后特 性。6、在数字电路中，按逻辑功能的不同，可以分为逻辑电路和时序电路。7、消除冒险现象的方法有修改逻辑设计、吸收法、取样法 和 选择可靠编码。8、触 发 器 有2个 稳 态，存 储 8 位 二 进 制 信 息 要8个 触 发 器。9、逻辑代数运算的优先顺序为非、与、或。10、寄 存 器 按 照 功 能 不 同 可 分 为 两 类：移 位寄 存 器 和数 码寄 存 器。E 组：1、数字信号的特点是在上和上都是不连续变化的，其高电平和低电平常用和来表示。；2、请 将 下 列 各 数 按 从 大 到 小 的 顺 序 依 次 排 列：（123）8；（82）10；

16、（1010100）2；（51）16：，以上四个数中最小数的8421BCD 码为（）8421BCD。3、除去高、低电平两种输出状态外，三态门的第三态输出称为状态。4、在 555 定时器组成的脉冲电路中，脉冲产生电路有，脉冲整形电路有、，其 中属于双稳态电路。5、存储容量为 4K8 的 SRAM，有根地址线，有根数据线，用其扩展成容量为 16K16 的SRAM 需要片。6、实现 A/D 转换的四个主要步骤是_、_、_和编码。1十进制 9 用余 3 码表示为1100。2 逻辑函数 Y=A（B+C），其反函数Y=A BC。对偶函数 Y=A+BC。3￥4OC 门在实际使用时必须在输出端外接负载电阻和电源

17、。4.设计模值为 30 的计数器至少需要5级触发器。1 逻辑函数的描述有多种，下面B描述是唯一的。A.逻辑函数表达式B.卡诺图C.逻辑图D.文字说明2 一只四输入与非门，使其输出为0 的输入变量取值组合有D种。3.可用来暂时存放数据的器件是B。A.译码器B.寄存器C.全加器D.编码器4D可用来自动产生矩形脉冲信号。A.施密特触发器B.单稳态触发器触发器D.多谐振荡器5 单稳态触发器的主要用途是C。A.整形、延时、鉴幅B.整形、鉴幅、定时C.延时、定时、整形D.延时、定时、存储一、填空题（每空 1 分，共 20 分）1.有一数码，作为自然二进制数时，它相当于十进制数（147），作为 8421BC

18、D 码时，它相当于十进制数（93）。2.三态门电路的输出有高电平、低电平和（高阻）3 种状态。#3TTL 与非门多余的输入端应接（高电平或悬空）。4TTL 集成 JK 触发器正常工作时，其Rd和Sd端应接（高）电平。5.已知某函数F F B B A A C C D D ABAB C C D D ，该函数的反函数F F=BACD ABC D 6.如果对键盘上 108 个符号进行二进制编码，则至少要（7 7）位二进制数码。7.典型的 TTL 与非门电路使用的电路为电源电压为（5）V，其输出高电平为（）V，输出低电平为（）V，CMOS 电路的电源电压为（318）V。874LS138 是 3 线8 线

19、译码器，译码为输出低电平有效，若输入为 A2A1A0=110 时，输出Y7Y6Y5Y4Y3Y2Y1Y0应为（）。$9将一个包含有 32768 个基本存储单元的存储电路设计 16 位为一个字节的 ROM。该 ROM 有（11）根地址线，有（16）根数据读出线。10.两片中规模集成电路10 进制计数器串联后，最大计数容量为（100）位。11.下图所示电路中，Y1（A B）；Y2（A B+A B）；Y3（A B）。Y1ABY212.某计数器的输出波形如图1 所示，该计数器是（5）进制计数器。13驱动共阳极七段数码管的译码器的输出电平为（低）有效。二、二、单项选择题1.函数 F(A,B,C)=AB+B

20、C+AC的最小项表达式为(A)。AF(A,B,C)=m（0，2，4）B.(A,B,C)=m（3，5，6，7）CF(A,B,C)=m（0，2，3，4）D.F(A,B,C)=m（2，4，6，7）28 线3 线优先编码器的输入为I0I7，当优先级别最高的I7有效时，其输出Y2Y1Y0的值是（C）。A111B.010C.000D.1013十六路数据选择器的地址输入（选择控制）端有（C）个。*A164.有一个左移移位寄存器，当预先置入1011 后，其串行输入固定接0，在4 个移位脉冲 CP 作用下，四位数据的移位过程是（A）。A.00B.00C.11D.005已知 74LS138 译码器的输入三个使能端

21、（E1=1，E2A=E2B=0）时，地址码 A2A1A0=011，则输出 Y7Y0是(C)。A.B.C.D.6.一只四输入端或非门，使其输出为1 的输入变量取值组合有(A)种。A15 B8C7 D17.随机存取存储器具有(A)功能。【A.读/写B.无读/写C.只读D.只写8N 个触发器可以构成最大计数长度（进制数）为(D)的计数器。119某计数器的状态转换图如下，其计数的容量为(B)A 八B.五C.四D.三000001011110【10已知某触发的特性表如下（A、B 为触发器的输入）其输出信号的逻辑表达式为(C)。A0011B0101Qn+1Qn保持01置 1Qn翻转置 0【说明A Qn+1A

22、B.Qn1 AQn AQnC.Qn1 AQn BQnD.Qn+1 B11 有一个 4 位的 D/A 转换器，设它的满刻度输出电压为 10V，当输入数字量为 1101 时，输出电压为（A）。AC.函数 F=AB+BC，使 F=1 的输入 ABC 组合为(D)AABC=000 BABC=010CABC=101 DABC=110:AY CB.Y ABCCY ABCDY BC C 13已知某电路的真值表如下，该电路的逻辑表达式为(C)。C CY YA AB BC CY YA AB B【0000001101010101111100、1?10101011114四个触发器组成的环行计数器最多有(D)个有效状

23、态。B.6C.8D.16(B):三、判断说明题三、判断说明题1、逻辑变量的取值，比大。（）2、D/A 转换器的位数越多，能够分辨的最小输出电压变化量就越小（）。3八路数据分配器的地址输入（选择控制）端有8 个。（）4、因为逻辑表达式 A+B+AB=A+B 成立，所以 AB=0 成立。（）5、利 用 反 馈 归 零 法 获 得 N 进 制 计 数 器 时，若 为 异 步 置 零 方 式，则 状 态 SN 只 是 短 暂 的 过 渡状 态，不 能 稳 定 而 是 立 刻 变 为 0 状 态。（）6在时间和幅度上都断续变化的信号是数字信号，语音信号不是数字信号。（）7.约束项就是逻辑函数中不允许出现

24、的变量取值组合，用卡诺图化简时，可将约束项当作1，也可当作0。（）。8 时序电路不含有记忆功能的器件。（）9 计数器除了能对输入脉冲进行计数，还能作为分频器用。（）10优先编码器只对同时输入的信号中的优先级别最高的一个信号编码.（）一、单项选择题（每小题1 分，共 15 分）1一位十六进制数可以用多少位二进制数来表示（C）A.B.C.D.162以下电路中常用于总线应用的是（A）；门门C.漏 极 开 路 门与 非 门3 以 下 表 达 式 中 符 合 逻 辑 运 算 法 则 的 是（D）C=C2+1=10三、判断改错题（每小题2 分，共 10 分）21.数字电路中用“1”和“0”分别表示两种状态

25、,二者无大小之分。（）22.TTL 与非门的多余输入端可以接固定高电平。（）23.异或函数与同或函数在逻辑上互为反函数。（）24.D 触发器的特征方程 Qn+1=D，而 与 Qn无 关，所 以，D 触 发 器 不 是 时 序 电 路。（）25.移位寄存器 74LS194 可串行输入并行输出，但不能串行输入串行输出。（）四、填空题（每小题 2 分，共 16 分）26二进制数（）2转换为八进制数为，转换为十六进制数为B9。27数字电路按照是否具有记忆功能通常可分为两类：组合逻辑电路、时序逻辑电路。28已知逻辑函数 FAB，它的与非-与非表达式为ABAB，或与非表达式为(A B)(A B)。295

26、个变量可构成32个最小项，变量的每一种取值可使1个最小项的值为 1。30在题 30 图所示可编程阵列逻辑（PAL）电路中，Y1=I1I2I3 I2I3I4 I1I3I4 I1I2I4，Y3=I1I2。题 30 图31 555 定时器构成的施密特触发器，若电源电压 VCC12V，电压控制端经 F 电容接地，则上触发电平 UT+8V，下触发电平 UT4V。32若 ROM 具有 10 条地址线和 8 条数据线，则存储容量为1K8比特，可以存储1024个字节。33对于 JK 触发器，若J K，则可完成T触发器的逻辑功能；若J K，则可完成D触发器的逻辑功能。）1 1对于逻辑问题表示方法中具有唯一性的是

27、对于逻辑问题表示方法中具有唯一性的是D D。(A)(A)与与-或式或式(B)(B)或或-与式与式(C)(C)逻辑图逻辑图(D)(D)卡诺图卡诺图2 2F F (A A B B)A AB B B B。(A)(A)A A(B)(B)A AB B(C)(C)A A B B(D)(D)AAAAB B3 3F ABC C C。(A)(A)A A B BC C(B)(B)A AB BC C(C)(C)A A B BC C(D)(D)A AB BC C4 4边沿式边沿式 D D 触发器是一种触发器是一种C C稳态电路。稳态电路。(A)(A)无无(B)(B)单单(C)(C)双双(D)(D)多多5 5L=AB+

28、CL=AB+C 的对偶式为的对偶式为_B B_。(A)(A)A+BCA+BC(B)(B)(A+B)C(A+B)C(C)(C)A+B+CA+B+C(D)(D)ABCABC:6 6将将 D D 触发器改造成触发器改造成 T T 触发器，图触发器，图 1 1 所示电路中的虚线框应是所示电路中的虚线框应是_D D_。(A)(A)或非门或非门(B)(B)与非门与非门(C)(C)异或门异或门(D)(D)同或门同或门图图 1 1 7.7.标准与标准与-或式是由或式是由_B B_构成的逻辑表达式。构成的逻辑表达式。(A)(A)与项相或与项相或(B)(B)最小项相或最小项相或(C)(C)最大项相与最大项相与(D

29、)(D)或项相与或项相与8 8与十进制数（）与十进制数（）1010等值的数或代码为等值的数或代码为B B。(A)(A)8421BCD8421BCD(B)(B)1616(C)(C)2 2(D)(D)8 89 9某某 D/AD/A 转换器满刻度输出电压为转换器满刻度输出电压为 10V10V，要求，要求 1mV1mV 的分辨率，其输入数字量位数至少为的分辨率，其输入数字量位数至少为B B位。位。(A)(A)1313(B)(B)1414(C)(C)1515(D)(D)1616 1010在下面图在下面图 2 2 所示中能实现逻辑状态输出所示中能实现逻辑状态输出Q Qn n1 Q Qn n的电路为的电路为

30、A A；（）（）（）（）（）（）（）（）1111一个一个 12K12K8 8 位存储系统，需要地址线数为多少需要位存储系统，需要地址线数为多少需要2K2K4 4 位存储器芯片数为多少位存储器芯片数为多少应选择应选择C C。(A)(A)地址线地址线 1313，芯片数，芯片数 6 6；(B)(B)地址线地址线 1010，芯片数，芯片数 6 6；(C)(C)地址线地址线 1414，芯片数，芯片数 1212；(D)(D)地址线地址线 1313，芯片数，芯片数 1212。12.12.以下四种转换器，以下四种转换器，B B是是 A/DA/D 转换器且转换速度最高。转换器且转换速度最高。：(A)(A)逐次逼

31、近型逐次逼近型(B)(B)并联比较型并联比较型(C)(C)双积分型双积分型(D)(D)施密特触发器施密特触发器图图 2 2试卷一一、（20 分）选择填空。1十进制数的二进制数和8421BCD 码分别为（B）A 和B 和C 和D 和2下列几种说法中错误的是（D）A任何逻辑函数都可以用卡诺图表示。B逻辑函数的卡诺图是唯一的。C同一个卡诺图化简结果可能不是唯一的。D卡诺图中 1 1 的个数和 0 0 的个数相同。3和 TTL 电路相比，CMOS 电路最突出的优点在于（D）A可靠性高B抗干扰能力强C速度快D功耗低4为了把串行输入的数据转换为并行输出的数据，可以使用（B）A寄存器B移位寄存器C计数器D存

32、储器5单稳态触发器的输出脉冲的宽度取决于（C）A触发脉冲的宽度B触发脉冲的幅度C电路本身的电容、电阻的参数D电源电压的数值6为了提高多谐振荡器频率的稳定性，最有效的方法是（C）A提高电容、电阻的精度B提高电源的稳定度C采用石英晶体振荡器C保持环境温度不变7已知时钟脉冲频率为fcp，欲得到频率为的矩形波应采用（A）A五进制计数器B五位二进制计数器C单稳态触发器C多谐振荡器8在图 1-8 用 555 定时器组成的施密特触发电路中，它的回差电压等于（B）A5VB2VC4VD3V+5V84I62555（1）315+4V图 1-8试卷二试卷二一、（18 分）选择填空题1.用卡诺图法化简函数F(ABCD)

33、=m(0,2,3,4,6,11,12)+d(8,9,10,13,14,15)得最简与-或式_c_。A.F B BCB.F A D BCC.F D BCD.F CD B A2.逻辑函数 F1、F2、F3的卡诺图如图 1-2 所示，他们之间的逻辑关系是b,。AF3=F1F2BF3=F1+F2CF2=F1F3DF2=F1+F31 1CAB00 010 011 100111111D0D1D2D3D4D5D6D7FCS3BAS2S174HC1510EY图 1-2？3.八选一数据选择器 74151 组成的电路如图 1-3 所示，则输出L（c）。AL BA CA CBBLBACACBCL BACACBDL

34、BACACB数 为函图 1-34.图 1-4 所示电路中，能完成 Qn+1=Q逻辑功能的电路是（b）1J11KAQQ 1DC1BQQn 1J0C11KCQQ0 1J0C11KQQ图 1-4D5.D/A 转换电路如图 1-5 所示。电路的输出电压0等于（b）A.B.C.D.VDDRFIOUT1IOUT2+8VAD7533D0D1D2D3D4D5D6D7D8D90 0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1图 1-5O6.用 1K4 位的 DRAM 设计 4K8 位的存储器的系统需要的芯片数和地址线的根数是（c）A.16 片，10 根B.8 片，10 根C.8 片，

35、12 根D.16 片，12 根7.某逻辑门的输入端 A、B 和输出端 F 的波形图 1-7 所示，F 与 A、A.与非；B.同或；C.异或；D.或。ABFAF0 01 1C0 01 10 01 1D1 11 11 11 10 01 1B 的逻辑关系是：bB1 11 1图1-7一、选择，填空题（16 分）1卡诺图如图 1-1 所示，电路描述的逻辑表达式F=D。ABD AD CDBAB BC ACCBC+AD+BDDABCD AB图 1-12在下列逻辑部件中，不属于组合逻辑部件的是D。A译码器B编码器C全加器D寄存器3八路数据选择器，其地址输入端（选择控制端）有C个。A8 个B2 个C3 个D4

36、个4为将 D 触发器转换为 T 触发器，图所示电路的虚线框应是D。A或非门B与非门C异或门D同或门图 1-25一位十进制计数器至少需要B个触发器。A3B4C5D106有一A/D 转换器，其输入和输出有理想的线性关系。当分别输入0V 和 5V 电压时，输出的数字量为00H 和 FFH，可求得当输入 2V 电压时，电路输出的数字量为CA80HB67HC66HD 5FH7容量是 512K8 的存储器共有B BA512 根地址线，8 根数据线B19 根地址线，8 根数据线C17 根地址线，8 根数据线D8 根地址线，19 根数据线。8在双积分 A/D 转换器中，输入电压在取样时间T1的平均值 VI与参考电压 VREF应满足的条件是_B_。A|VI|VREF|B|VI|VREF|C|VI|=|VREF|D无任何要求试卷七一、选择题（每小题 2 分，共 16 分）6TTL 与非门在电路中使用时，多余输入端的处理一般是（c）。a.悬空b.通过一合适电阻接地c.通过一合适电阻接电源7欲用两输入与非门构成一个二十进制译码器，最少要用（d）两输入与非门。a.16b.20c.28d.448 用六管静态存储单元构成1024bit 的 RAM，如果输出为 Y1Y2，则地址为（b），MOS 管的个数为（a.A0 A7b.A0 A8c.A0 A9d.4096e.6144f.8192TDQCPe）。