四路智力竞赛抢答器设计...pdf

《四路智力竞赛抢答器设计...pdf》由会员分享，可在线阅读，更多相关《四路智力竞赛抢答器设计...pdf（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、重庆信息技术职业学院 毕业设计 题目 四路智力竞赛抢答器设计 选题性质:设计报告其他 院 系 电子工程学院 专 业 电子信息工程技术 班 级 10 级（2)班 学 号 1 2 0 2 3 4 学生姓名 王 楷 指导教师 王 芳 莉 教务处制 212 年 9 月 1 日 II/26 2013 届 电子工程 学院 毕业设计选题审批单 年级 10 专业 电子 班级 2 班 学生姓名 王 楷 学 号 159023 选题 四路智力抢答器设计 选题性质 设计报告其他 选题论证:指导教师初审意见:签 名：年 月 日 毕业设计工作领导小组审批意见：签 名：年 月 日 201 届 电子工程 学院 毕业设计开题报

2、告及进度要求 年级 班级 学生姓名 学 号 指导教师 选题性质 设计报告其他 III/26 选题 选题的目的和意义：选题研究的主要内容和技术方案：IV/26 毕业设计工作时间 2012 年 月 1 日 至 201年 0 月 20 日 毕业设计工作日程安排 时间段 工作内容 9 月 1 日-9 月 8 日 选题、开题、制定任务、开题 0 月 20 日 完成毕业设计 指导教师意见：成果要求：签字:年 月 日 目 录 目 录 错误!未定义书签。摘 要 错误!未定义书签。绪 论 错误!未定义书签。第 1 章 方案与论证错误!未定义书签。1。1 设计要求 错误!未定义书签。1.2 方案论证 错误!未定义

3、书签。第 2 章 单元电路设计 错误!未定义书签。2。1 抢答器按键保持与封锁电路错误!未定义书签。22 选手号码显示电路 错误!未定义书签。.2.1 74LS8 优先编码器错误!未定义书签。22。4S48 七段译码器 错误!未定义书签。2.3 脉冲发生器电路 错误!未定义书签。2.3.1 555 定时器错误!未定义书签。.8421BD 码递减计数器电路 错误!未定义书签。2.4.十进制可逆计数器 74LS192错误!未定义书签。2.5 抢答及限时鸣响电路 错误!未定义书签。2.5。LS04 非门 错误!未定义书签。2。5。2 L02 与非门错误!未定义书签。总 结错误!未定义书签。参考文献错

4、误!未定义书签。附录 总电路图错误!未定义书签。附录 元器件清单 错误!未定义书签。II/26 摘 要 本文设计可供四人抢答的抢答器电路并对其进行仿真。首先本文提出了一种控制以及计时电路的方案,并对其进行了论证。设计方案先利用D 触发器及优先编码器 74S18N 组成的抢答电路实施抢答电路的运行，然后利用 55 集成电路构成秒脉冲发生器;然后用其产生的矩形波触发倒计时计数器;运用输出的进位电压控制计时器的停止，并发生警报.然后用 Mutism对电路进行仿真和整体的性能指标测试。经过测验，得到了比较符合要求的仿真结果.关键字：D 触发器、优先编码器 74LS148、七段显示译码器 74S48、5

5、55 集成电路1/26 绪 论 关于这次设计的用于多人竞赛抢答的器件，在现实生活中很常见，尤其是在随着各种智益电视节目的不断发展,越来越多的竞赛抢答器被用在了其中，这种抢答器的好处是不仅能够锻炼参赛选手的反应能力，而且能增加节目现场的紧张、活跃气氛，让观众看得更有情趣。可见抢答器在现实生活中确实很实用，运用前景非常广泛.在知识竞赛中，特别是做抢答题时，在抢答过程中，为了知道哪一组或哪一位选手先答题,必须要有一个系统来完成这个任务。如果在抢答中，只靠人的视觉是很难判断出哪组先答题.这次设计就是用几个触发器以及三极管巧妙的设计抢答器,使以上问题得以解决，即使两组的抢答时间相差几微秒，也可分辨出哪组

6、优先答题。本文主要介绍了抢答器的工作原理及设计，以及它的实际用途。2/26 第 1 章 方案与论证。设计要求 1.设置一个系统清除和抢答控制开关 S，该开关由主持人控制；2.抢答器具有锁存与显示功能；3.抢答器具有定时抢答功能,定时时间为 6秒，当主持人启动开始”键后，定时器进行减计时；4如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00.1.2 方案论证 方案一:用D4511、CD08 各一个电阻,开关，三级管和二级管若干及七段显示器构成抢答电路。本电路的控制方法是利用开关进行输入编码当按键第一次就接下时,输出由 1111110 变为所接下的键值的 BD 编码

7、经 468 8 输入与门和一个三级管控制后输出 CD451第五脚使其从底电平变为高电平,从而锁住 C411，实现抢答功能。计数器利用两个CD0110 和 CD41 组合成 60 秒的加法计数器.此电路原理简单,制作方便，但显示不为倒计时,观看比较不方便.方案二:抢答电路由四个触发器4LS74N,或非门 400BT，开关若干，优先编码器4L148 及七段显示器等组成。本电路的控制方法是利用开关进行高低电位的输入,当四个开关有一个有优先按下时，D 触发器的输出端输出的高电位通过或非门进入其他 D触发器的异步复位端从而使其他选手的输入信号锁存成无效.倒计时电路由 74LS192,七段显示器，及 55

8、5 定时电路组成。此电路的设计虽然较复杂，但是能很好实现所要求的功能。通过比较二个方案的特点,本电路采用方案二！智力竞赛抢答器的设计方框图如图 1.1 所示。包括抢答器电路,秒脉冲发生器电路、计数器电路、译码与显示电路、报警电路和外部控制电路（辅助时序控制电路）等六个部分组成.计时电路递减计时,每隔 1 秒钟,计时器减 1。其中抢答器，计数器和控制电路是系统的主要部分。抢答器电路完成抢答功能，计数器完成0 秒计时功能，而控制电路完成计数器的直接清零、启动计数器、暂停/连续计数、译码显示电路的显示功能.当计时器递减计时到零（既定时时间到)时，显示器上显示00，同时警报灯点亮。3/26 图。2智力

9、竞赛抢答器电路原理框图 设计思路：利用 D 触发器上的置位或复位实现抢答电路的信号的优先输入，通过优先编码器和显示译码器把优先抢答的选手号码显示出来；由定时器发出的秒脉冲信号经过递减计数器，译码器，再由数码管显示出来，中间包括控制电路。抢答电路 显示电路 倒计时电路 CP 报警电路 总控制电路 显示电路 发光二极管 4/26 第 2 章 单元电路设计 2。1 抢答器按键保持与封锁电路 21 4LS4D 触发器 4ls7双上升沿 D 触发器（有预置、清除端),P、2C 时钟输入端,1D、2D 数据输入端,1Q、2、1错误!、2错误!输出端,LR1、LR2 直接复位端（低电平有效），PR1、P2

10、直接置位端（低电平有效).负跳沿触发的主从触发器工作时，必须在正跳沿前加入输入信号。如果在 C 高电平期间输入端出现干扰信号，那么就有可能使触发器的状态出错。而边沿触发器允许在 CP 触发沿来到前一瞬间加入输入信号。这样,输入端受干扰的时间大大缩短,受干扰的可能性就降低了。边沿 D 触发器也称为维持阻塞边沿触发器。工作原理：S 和 RD 接至基本 R 触发器的输入端,它们分别是预置和清零端，低电平有效.当 S=0 且 RD=1 时，不论输入端 D 为何种状态,都会使 Q=1，Q=0,即触发器置；当 SD=1 且 RD=0 时,触发器的状态为,SD 和 RD 通常又称为直接置 1 和置 0 端。

11、我们设它们均已加入了高电平，不影响电路的工作。工作过程如下:（）CP=0 时,与非门 G3 和封锁，其输出3=Q=1，触发器的状态不变。同时，由于 Q3 至 Q5 和 Q至的反馈信号将这两个门打开,因此可接收输入信号 D,Q5=D，Q6=。(）当 CP 由变 1 时触发器翻转。这时 G3 和 G4 打开，它们的输入3 和Q4 的状态由5 和 G6 的输出状态决定。Q3=Q5=D,Q4=Q6=D。由基本 RS 触发器的逻辑功能可知,Q=D。（3）触发器翻转后，在 CP=1 时输入信号被封锁。这是因为 G3 和4 打开后,它们的输出 Q3 和 Q的状态是互补的,即必定有一个是 0，若 Q为 0，则

12、经 G3输出至输入的反馈线将 G封锁,即封锁了 D 通往基本 R 触发器的路径；该反馈线起到了使触发器维持在状态和阻止触发器变为 1 状态的作用,故该反馈线称为置 0 维持线,置 1 阻塞线。Q4 为 0 时，将 G3 和 G6 封锁，D 端通往基本RS 触发器的路径也被封锁。4 输出端至 G6 反馈线起到使触发器维持在 1 状态的作用,称作置维持线;Q4 输出至 G3 输入的反馈线起到阻止触发器置 0 的作用,称为置 0 阻塞线。因此，该触发器常称为维持-阻塞触发器。总之，该触发器是在 C正跳沿前接受输入信号,正跳沿时触发翻转,正跳沿后输入即被封锁，三步都是在正跳沿后完成,所以有边沿触发器之

13、称。与主从触发器相比,同工艺的边沿5/26 触发器有更强的抗干扰能力和更高的工作速度。图 21.1 74LS74 逻辑图 表 2。11 7LS74 功能表:输 入 输 出 PR CLR CLK D Q 1 0 1 0 1 0 H*1 1 1 0 1 1 Q 0 6/26 图 2。12 按键保持与封锁电路 该电路可以完成两个功能:一是能够分辨出选手按键的先后顺序，并且能够锁存优先抢答选手的号码，同时译码显示电路显示编号；二是后面的选手按键操作将无效。工作过程:开关 J6 开启时,则输入为高电位“1”，经过四个或非门后变成低电位“”。则四个 D 触发器的异步复位端将触发器置“0，抢答电路处于系统清

14、零状态；当 J6 闭合时,抢答电路处于工作状态。当抢答开始,若先按键，则 Q端输出高电位“1”通过或非门变成低电位“0”,将其他 D 触发器置 0,则抢答信号输出为“1”（JJ3J2),然后通过输出选手号码显示电路显示对应号码.2。2 选手号码显示电路 2 74LS148 优先编码器 74L148 为 8 线3 线优先编码器，共有4/7448 和 54/L148 两种线路结构型式，将条数据线（0-）进行 3 线（421）二进制（八进制）优先编码,即对最高位数据线进行译码。利用选通端（EI)和输出选通端(E)可进行八进制扩展。7/26 管脚 0-编码输入端（低电平有效),EI 选通输入端(低电平

15、有效),0、1、A2 三位二进制编码输出信号即编码 输 出 端(低电平有效)，GS 片优先编码输出端即宽展端(低电平有效)，O 选通输出端，即使能输出端.图 2。2。1 7L148 逻辑图 在实际工作中，同时有多个输入被编码时，必须根据轻重缓急，规定好这些控制对象允许操作的先后次序,即优先识别。识别信号的优先级并进行编码的逻辑部件称为优先编码器。编码器 74LS148 的作用是将输入07个状态分别编成二进制码输出，它的功能表见表 6-2，它的逻辑图见图 6。它有 8 个输入端，3 个二进制码输出端，输入使能端 EI,输出使能端 EO 和优先编码工作状态标志 GS。优先级分别从I7至 I0递减。

16、表 22。1 7148 功能表：输 入 输 出 E1 0 1 2 3 5 7 2 A1 A G E0 1 1 1 1 0 1 1 1 1 1 1 1 0 0 0 0 0 1 0 1 0 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 1 0 1 0 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 0 0 1 1 1 1 1 1 1（其中：1 为高电平,0 为低电平，不定）.22 7S8 七段译码器 8/26 7S248 是由与非门、输入缓冲器和 7 个与或非门组成的 BC7 段译码器/驱动器.输出是高电平有效.7 个与非门和一个驱

17、动器成对连接，以产生可用的 BD 数据及其补码至 7 个与或非译码门。42管脚及功能：(）A、B、D 是 BC码的输入端。（2)a，b，,d,e,f,是输出端。（3)试灯输入端/LT：低电平有效.当/T=0 时，数码管的七段应全亮，与输入的译码信号无关。因此,/LT=可用来检查74LS48 和显示器的好坏.(4）动态灭零输入端/B:在 L=的前提下，当BI=0 且输入DCBA=00 时，译码器各段输出均为低电平，显示器各段全灭,而当输入数据为非零数码时,译码器和显示器正常译码和显示.利用此功能可以实现对无意义位的零进行消隐。(）灭灯输入/动态灭零输出端/RO:这是一个特殊的端钮，有时用作输入,

18、有时用作输出.当/RB作为输入使用，且/RBO=0 时，数码管七段全灭，与译码输入无关.当BO 作为输出使用时,受控于/LT 和/RI;当L1 且/RO=0 时,/RBO=0；其它情况下RBO=1.本端钮主要用于显示多位数字时,多个译码器之间的连接。本设计将/RI、/T、/RBO 都置高电平。图.2。4LS2引脚图 表 2.。2 7LS248 功能表 十进数 或功能 输入 BI/RO 输出 LT I C B a c d e f g 0 1 3 H L L H L L H L L H L H L H H H H H H H L L H H L L L L H H L H H L H H H H

19、L H 9/26 4 5 6 H L H L H L H L H L H L H L H H H H H H L L L H H H L H H L H L H H H H H H H L L L 8 9 0 11 H H L L L H H L L H H H L H L H H L H H H H H H H H H H H L L H L L L H L H L L H H L H 1 13 14 15 H H L H H H L H H H H L H H H H H H H H H L L L H H L L H H H L L H H H L L L L L B RB T H L

20、L L L L L L L L L L L L L L L L L H H H H 图 2。.3 选手号码显示电路 此部分电路主要实现抢答选手编号的显示。例如：当第三位选手率先按下抢答器时,LED 显示“3”。电路图上显示的是“1”，说明第一位选手先按下抢答器。该电路由优先编码器 74LS148N 和七段译码器/驱动 74l2N 组成.当选手按下抢答器按钮时，抢答信号输入端输入低电平信号，在 74LS8N 作用下,输出端 A1、2、3 相应的输出高低电平,产生对 74LS248的控制信号，并由10/26 此来控制ED 的显示信号。注意，选手控制信号从 74LS48N 的 D3、D、D5、D6

21、端输入，并且 D3 对应选手号,D4 对应选手 3 号,5 对应选手 2 号，D6 对应选手 1 号。L为共阴极七段显示器 2。脉冲发生器电路 2。3。定时器 5 定时器是一种模拟和数字功能相结合的中规模集成器件。一般用双极性工艺制作的称为55，用 CM工艺制作的称为 55，除单定时器外，还有对应的双定时器 556/75。55 定时器的电源电压范围宽,可在V16V 工作，755 可在 318V 工作，输出驱动电流约为 00mA，因而其输出可与 TT、MOS或者模拟电路电平兼容。用5集成电路组成多谐振荡电路为系统提供时钟秒脉冲。555 定时器应用为多谐振荡电路时，当电源接通Vcc 通过电阻 R1

22、、R2 向电容 C 充电，其上电压按指数规律上升,当 u 上升至/3Vcc，会使比较器 C输出翻转，输出电压为零，同时放电管T 导通，电容 C 通过2 放电；当电容电压下降到 1/3Vcc，比较器2 工作输出电压变为高电平,放电终止,Vcc 通过 R1、R2 又开始充电;周而复始,形成振荡。则其振荡周期与充放电时间有关,也就是与外接元件有关,不受电源电压变化影响。公式计算：T1=（R1+R2)Cn;T2=R2ln2;振荡周期T=T1+T2=(R1 2R2）C=1()图 2。3.1 55结构图 55的各个引脚功能如下：1 脚：GN(或s)外接电源负端 VSS 或接地,一般情况下接地。8 脚：VC

23、（或 VDD)外接电源 VCC，双极型时基电路 VCC 的范围是 4.516V，CMOS 型时基电路CC 的范围为18V。一般用 5。3 脚:T(或 Vo)输出端。11/26 2 脚：T低触发端。6 脚：TH 高触发端.4 脚：R 是直接清零端。当 R 端接低电平，则时基电路不工作,此时不论R、H 处于何电平,时基电路输出为“0”,该端不用时应接高电平。5 脚:O(或 VC)为控制电压端。若此端外接电压,则可改变内部两个比较器的基准电压，当该端不用时,应将该端串入一只。电容接地，以防引入干扰。7 脚:D 放电端.该端与放电管集电极相连，用做定时器时电容的放电。电阻分压器由三个 5的等值电阻串联

24、而成.电阻分压器为比较器 C1、C2 提供参考电压,比较器1 的参考电压为/3Vc,加在同相输入端,比较器的参考电压为/3Vcc,加在反相输入端。比较器由两个结构相同的集成运放 C1、C组成。高电平触发信号加在 C1 的反相输入端,与同相输入端的参考电压比较后,其结果作为基本 R触发器 R 端的输入信号；低电平触发信号加在 C2 的同相输入端,与反相输入端的参考电压比较后，其结果作为基本 R触发器 S 端的输入信号。基本S 触发器的输出状态受比较器 C1、的输出端控制.55 电路的内部电路方框图如上图 2.。所示。它含有两个电压比较器,一个基本 RS 触发器，一个放电开关 T,比较器的参考电压

25、由三只 5K的电阻器构成分压,它们分别使高电平比较器1 同相比较端和低电平比较器2 的反相输入端的参考电平为 2/Vcc 和 13Vcc。A和的输出端控制S 触发器状态和放电管开关状态.当输入信号输入并超过 2/3Vcc 时，触发器复位，555 的输出端3 脚输出低电平，同时放电，开关管导通；当输入信号自 2 脚输入并低于 1/3Vcc时，触发器置位，55 的 3 脚输出高电平，同时放电,开关管截止。图 2.3。脉冲发射器电路 12/26 此部分电路主要是为计时电路提供所需脉冲,一般情况下,脉冲周期为 1 秒,选手按下强大按钮时,也就启动了次部分电路的工作。55定时电路在此处构成振荡器，周期：

26、T3（R+R)ln2,近似等于1秒。这也就确定了计数器以秒1次的频率计数。24 8421BC码递减计数器电路 24。1 十进制可逆计数器 74L192 L12 是同步十进制可逆计数器,它具有双时钟输入，并具有清除和置数等功能,具体功能如下:（1）异步清零。74LS12 的输入端异步清零信号 CR高电平有效。仅当R=1 时计数器输出清零与其他控制状态无关。（)异步置数控制。LD 非为异步置数控制端低电平有效。当CR，L非=0 时DD2D4 被置数，不受P 控制.(3）加法计数器当 CR 和 LD 非均无有效输入时即当 CR0、D 非=，而减数计数器输入端 CPd 为高电平计数脉冲从加法计数端 C

27、Pu 输入时进行加法计数当d 和 CPu 条件互换时则进行减法计数.（）保持。当 CR=0、D 非=1（无有效输入），且当 Cd=Cu=时计数器处于保持状（5 进行加计数并在 Q3、0 均为 1、Cu=0 时即在计数状态为001 时给出一进位信号.进行减计数当3Q2Q10=000且 CPd=0 时O 非给出一错位信号.其引脚排列及逻辑符号如图 2。4.所示：图.4。1 74S192 引脚排列及逻辑符号 图中：PL 为置数端，u 为加计数端,CP为减计数端,TC为非同步进位输出端,TC为非同步借位输出端，、P、2、P3 为计数器输入端，M为清除端，0、Q1、Q2、Q3 为数据输出端.13/26

28、表 2。42 74S92 功能表:输 入 输 出 M P3 2 P 0 Q3 Q 1 0 0 0 0 0 d c b d c b a 0 1 加计数 1 1 减计数 图 2.。3 421BCD 码递减计数器电路 当选手按下抢答器按钮时，电路开始工作。电路启动后,由秒脉冲发生器电路为其提供所需脉冲，两个 74L248 均相当于计时器，来一个脉冲就计数一次，相应ED 显示也会跳变，周期为1 秒。另外，LED1 代表的信号显示灯也会发光。此处，设计要求是答题时间为 6秒，但此处忽略抢答时的一秒，故从 59秒开始计时。2.抢答及限时鸣响电路 2。5.1 7LS04 非门 输入高电平 1（5),输出低电

29、平 0（0v).共有4 个接口,7 号接地，号接工作电压 14v。另外的 1，34，6,8-,10-11，12-13 分别是六个反相器。14/26 4LS0有六个独立的非门，为输入端，Y 为输出端，且输出的是 A 的非。图 2.5.1 7LS04 非门反相器 表 2.1 74S04 逻辑表:输 入 输 出 0 2。5。74L02 与非门 图。5.2 7L02 与非门 74LS2 在数字电路课程中为或非门,作用是二个输入的或运算，运算后反相输出。一块4LS02 里面集成了四个或非门。4LS0是两个脚作为输入一个脚作为输出。、4、10、3 脚分别作为四个或非门的输出。以一个或非门为例来讲。其他的几

30、个都一样。2、3 脚作为输入，1 脚作为输出,这三个脚构成一个或非门.其逻辑功能为：YA+B 非，当 A 和 B 脚都输入低电平时输出 Y 就为高电平，其他的情况输出Y 都为低电平 表。5。2 74LS2 逻辑表 输 入 输 出 A B Y 1 1 0 15/26 0 1 0 1 0 0 1 图 2。5.抢答及即时鸣响电路 此部分电路完成鸣响功能.具体分为：一。当选手按下抢答器按钮时鸣响;二。当计时器由 60变为00是鸣响,提示选手答题时间已到。选手抢答时产生低电平，通过多次与非门最后变为高电平输入到 BZZER，时期鸣响。当计时器变为 00 时，产生低电平，经过 1 个“与非”门，和个“非”

31、门，也变成高电平时得BZZ鸣响。16/26 总 结 本次毕业设计我选的课题是四路智力竞赛抢答器的设计，实质是属于数字电路部分的内容。主要使用了7414,7L248,74S7等一些集成芯片，以及七段数码显示管，555定时电路,蜂鸣器，发光二极管.最开始自己构想了方案一,但在仿真的过程中出现了不少问题。比如，计数跳变时,个位和十位跳变不同时，出现6跳变后成50的现象，后来查资料才知道这是反馈延时产生的.为了解决方案一中出现的各种问题,在查阅了大量图书资料和网络资料下，并借鉴相关设计案例，得到了方案二.这是一个很难的数字电路设计，以前以为只学好书上知识就可以了,但在这次设计中很多并非教材上能找到的芯

32、片。深有感触的是，想要做好数字电路的设计,必要的基础知识势必需的，但更重要的是了解各种芯片的构造及其功能和管脚的排布.并非几个简单的“或”，“与”,“非 门能解决问题的.通过这次设计,我对数字电路设计中的逻辑关系等有了一定的认识，对以前学的数字电路又有了一定的新认识，温习了以前学的知识，就像人们常说的温故而知新嘛，但在设计的过程中，遇到了很多的问题，有一些知识都已经不太清楚了，但是通过一些资料又重新的温习了一下数字电路部分的内容.在这次毕业设计中也使我们的同学关系更进一步了,同学之间互相帮助,有什么不懂的大家在一起商量，听听不同的看法便于我们更好的理解知识，所以在这里非常感谢帮助过我的同学。另

33、外，我更明白了无论做什么事都应该脚踏实地、一步一个脚印地去做。不要一味地去追求结果，应该注重在整个过程中的学习。由于能力和时间上的问题，我的论文存在着很多的不足之处，在以后的时间里我会更深入的去学习和探索。17/26 参考文献 1吴建国、张彦 数字电子技术华中科技大学出版社.01.1 2郝国法、梁柏华 电子技术试验.冶金工业出版社。0074 3彭介华 电子技术课程设计指导。高等教育出版社。208。2 5 高吉祥 全国大学生电子设计大赛培训系列教程（基本技能训练与单元电路设计）电子工业出版社 2007.2 夏路易、石宗义 电路原理图与电路板设计教程 Protl 99.北京希望电子出版社。2002

34、6 18/26 附录 总电路图 19/26 附录 元器件清单 序号 编号 名称 型号 数量 1 U6,U7 数 码 管 VE_SG_DSPAY 2 U1，七段译码显示器 74L48D 2 3 U,U4 841BD 码计数器 74LS192D U 脉冲电路 55_VRTUAL 1 5 U13,14 二输入或门集成芯片 74L32N 2 6 U11，U2 三输入或非门集成芯片 74S27D 2 7 U0,U15 非门集成芯片 L04D 2 U9 二输入与非门集成芯片 74LS00D 1 9 8 三输入与非门集成芯片 74S10D 1 0 C1,C2 电 容 10u,0。1uF 2 11 R1,R2 电 阻 15,K 2 1 X1 电 灯 2。5V 13 J2,J3，J4 开 关 SPT SB 14 电 线 若干 1 VCC 电 源 5V 8 指导教师意见 20/26 评定内容 学习态度 任务完成情况 设计完成质量 总分 等级 评分标准 10%20 70 得 分 评语:（至少写行）指导教师签字:年 月 日 评审组意见:评审成绩：评审组长签字：终审意见:院系负责人签章：终审成绩：年 月 日 说明：1、指导教师认定合格方能填写此表并提交评审,不合格指导教师继续指导。2、指导教师及评审组成绩按“优秀、良好、合格、不合格”四个等级评阅.