第2章-ARM-Cortex-M3-体系结构-嵌入式计算机系统设计-教学课件.ppt

《第2章-ARM-Cortex-M3-体系结构-嵌入式计算机系统设计-教学课件.ppt》由会员分享，可在线阅读，更多相关《第2章-ARM-Cortex-M3-体系结构-嵌入式计算机系统设计-教学课件.ppt（104页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、Luminary Micro LM3S系列系列32位位ARM微控制器系统设计与实践微控制器系统设计与实践教教 师：黄国兵师：黄国兵时时 间：间：2013年年第2章 ARM Cortex-M3 体系结构第2章 ARM Cortex-M3 体系结构2.1节 ARM Cortex-M3 处理器内核 Cortex-M3 内核的主要特点 n功耗低n(0.19mW/MHz 0.28mW/MHz(ARM)n内核的门数少，具有优异的性价比n(33K(Core)60K(Core+外设)n中断延迟短n(6/12个时钟周期2442(ARM)n自动保护核恢复处理器状态n调试成本低n支持JTAG和UART调试n具有嵌套

2、向量中断控制器（NVIC）n1-240个中断源，128级中断n处理器采用ARMv7-M 架构n具有可裁减的存储器保护单元（MPU）n总线接口 Cortex-M3 处理器结构方框图 Cortex-M3 与ARM7 的性能比较 三级流水线的指令执行 n取指：从存储器装载一条指令n译码：识别将要执行的指令，分支预测 在此阶段完成 n执行：处理指令并将结果写回寄存器 第2章 ARM Cortex-M3 体系结构2.2节 编程模型1.工作模式与访问权限的关系特权访问和用户访问特权访问和用户访问2.特权访问和用户访问之间的相互转换4.三种执行模式的比较 特权访问和用户访问Cortex-M3的寄存器集 通用

3、寄存器n低寄存器r0-r7n高寄存器r8-r12n堆栈指针寄存器r13n链接寄存器（LR）r14n程序计数器寄存器r15MRS指令结构 nSFR的访问指令：MRS和MSRnMSR:读SFR中的内容到RinMRS:将Ri中的内容写到SFR特殊功能寄存器 数据类型 Cortex-M3处理器支持以下数据类型 l32位字(int)l16位半字(short)l8位字节(char)存储器格式小端数据格式(Litle Endian)存储器格式大端数据格式(Big Endian)Cortex-M3指令集0.Cortex-M3支持的指令集称之为Thumb-2nARM支持的指令ARM和ThumbnARM为32位指

4、令nThumb是16位指令nThumb-2支持所有的Thumb指令n支持一些基本的ARM指令1.Cortex-M3处理器不支持的ARM指令 Cortex-M3指令集2.Cortex-M3处理器支持的ARM指令(续1)Cortex-M3指令集2.Cortex-M3处理器支持的ARM指令(续2)Cortex-M3指令集2.Cortex-M3处理器支持的ARM指令(续3)Cortex-M3存储系统nCortex M3支持4G存储空间，与ARM一样，不过，Cortex M3也有自己的特点：n存储映射预先已定义好，并规定了那个区域使用那条总线n支持Bit-Band位绑定操作，支持按位访问。不过位绑定操作

5、仅适用于特定的区域。n支持非对齐和互斥访问，v7M的特性n支持小端配置和大端配置，缺省为小端配置。Cortex-M3存储器映射Cortex-M3处理器存储区的有效范围别名区和bit_band区的对应关系 Cortex-M3的ROM存储器表第2章 ARM Cortex-M3 体系结构2.4节 系统异常（中断）Cortex-M3处理器的异常处理 lNVIC嵌套中断控制器（支持优先级和中断嵌套）l自动的状态保存和恢复l自动读取代码存储器或SRAM中包含ISR地址的向量表入口l支持末尾连锁l中断优先级可动态重新设置l中断数目可配置为1240l中断优先级的数目可配置为18位l使用C/C+标准的调用规范l

6、优先级屏蔽支持临界区Cortex-M3处理器的异常类型Cortex-M3处理器的异常优先级 n优先级n优先级分组异常占先（抢占）示意图抢占之后堆栈中的内容进入ISR之前，Cortex-M3处理器采取的步骤 l8个寄存器压栈l读向量表l从向量表中读SPl更新PCl加载流水线l更新LR末尾连锁（尾链中断）示意图异常迟来（迟到异常处理）示意图异常返回时的步骤l如果激活异常的优先级比所有被压栈的异常的优先级都高，则处理器会末尾连锁到一个激活异常l如果没有激活异常，或者如果被压栈的异常的最高优先级比激活异常的最高优先级要高，则处理器返回到上一个被压栈的ISRl如果没有激活中断或被压栈的异常，则处理器返回

7、线程模式异常退出时的步骤l8个寄存器出栈：如果没有被抢占，则将PC,xPSR,r0,r1,r2,r3,r12,LR从所选的堆栈中出栈（堆栈由EXC_RETURN选择），并调整SPl加载当前激活的中断号：加载来自被压栈的IPSR的位8:0中的当前激活的中断号l选择SP：如果返回到异常，SP为SP_main，如果返回到线程模式，则SP为SP_main或SP_process异常退出流程图处理器从ISR中返回lPOP包括加载PC的LDM操作lLDR操作，将PC作为目标寄存器lBX操作，可使用任意寄存器异常返回的行为复位动作向量表l向量表中的第1个字为指向堆栈栈顶的指针，复位时内核读取该地址的数据设置S

8、P_main（主堆栈）l向量表的基地址可以通过NVIC中的向量偏移寄存器（0 xE000ED08）来设置，复位时向量表基地址默认为0l向量表中至少需要有4个值：栈顶地址；复位程序的位置；NMI ISR的位置；硬故障ISR的位置l当中断使能时，不管向量表的位置在哪，它都指向所有使能屏蔽的异常l如果使用SVC指令，还需要指定SVCall ISR的位置 复位启动时的动作其它系统中断l不可屏蔽中断l硬故障l存储器管理l总线故障l使用故障lSVCall（调用系统服务）l调试监控 lPendSV（系统服务请求）第2章 ARM Cortex-M3 体系结构2.5节 嵌套向量中断控制器 嵌套向量中断控制器(N

9、VIC)l便于进行低延迟的异常和中断处理l控制电源管理l执行系统控制寄存器NVIC中断与异常控制结构图NVIC空间的分类l0 xE000E000 0 xE000E00F.中断类型寄存器l0 xE000E010 0 xE000E0FF.系统定时器l0 xE000E100 0 xE000ECFF.NVICl0 xE000ED00 0 xE000ED8F.系统控制模块l0 xE000EF00 0 xE000EF0F.软件触发异常寄存器l0 xE000EFD0 0 xE000EFFF.ID空间外部中断l中断使能设置寄存器l（NVIC_EN0NVIC_EN7，0 xE000E1000 xE000E11C

10、）l中断使能清除寄存器l（NVIC_DIS0NVIC_DIS7，0 xE000E1800 xE000E19C）l中断触发设置寄存器l（NVIC_PEND0NVIC_PEND7，0 xE000E2000 xE000E21C）l中断触发清除寄存器l（NVIC_CLRPEND0NVIC_CLRPEND7，0 xE000E2800 xE000E29C）l激活位寄存器l（NVIC_ACTIVER0NVIC_ACTIVER7，0 xE000E3000 xE000E31C）l中断优先级寄存器 l（NVIC_PRI0NVIC_PRI7，0 xE000E400-0 xE000E41C）l软件触发中断寄存器l（N

11、VIC_SW_TRIG，0 xE000EF00）l中断控制类型寄存器l（NVIC_INT_TYPE，0 xE000E004）中断控制状态寄存器的作用l设置一个激活（pending）NMIl设置或清除一个激活SVCl设置或清除一个激活SysTickl查找激活异常l查找最高优先级激活异常的向量号l查找激活异常的向量号中断控制状态寄存器的位分配 系统处理器优先级寄存器管理的系统异常 l存储器管理l总线故障l使用故障l调试监控lSVClSysTicklPendSV系统处理器优先级寄存器的位分配系统处理器优先级寄存器的位分配系统处理器控制与状态寄存器的作用l使能或禁止系统处理器l决定总线故障、存储器管理

12、故障以及SVC的挂起（pending）状态l决定系统处理器的激活状态系统处理器控制与状态寄存器的位分配系统处理器控制与状态寄存器的位分配(续)向量表偏移寄存器的作用l向量表是位于RAM还是程序存储器中l向量表的偏移量向量表偏移寄存器的位分配l位31:30;6:0：保留l位29：TBLBASE，向量表基址位于 Code(0)或 RAM(1)处l位28:7：TBLOFF，向量表的基址偏移域向量表对齐n中断数小于等于16时复位时为0，32字对齐，可供16个外部中断使用 n中断数大于16时(N+16)/32凑整 32(单位：字)应用中断与复位控制寄存器的作用l决定数据的字节顺序l清除所有有效的状态信息

13、，以便进行调试或从硬故障中恢复l执行系统复位l改变优先级分组位置（二进制小数点）应用中断与复位控制寄存器的位分配应用中断与复位控制寄存器的位分配(续)配置控制寄存器的作用l让NMI、硬故障和FAULTMASK忽略总线故障l捕获除0和不对齐访问l让用户可以访问软件触发异常寄存器l控制线程模式（Thread mode）的进入配置控制寄存器的位分配系统控制寄存器用于电源管理功能l当Cortex-M3处理器可以进入低功耗状态时发信号给系统l对处理器进入和退出低功耗状态的方式进行控制系统控制寄存器的位分配CPU ID基址寄存器的值lCortex-M3内核的ID号lCortex-M3内核的版本号l内核的详

14、细执行情况SysTick控制与状态寄存器的位分配SysTick重装值寄存器lNVIC_ST_RELOAD，0 xE000E014l计数器到达0时，重装l每N+1个时钟脉冲就触发一次l单拍（single shot）模式SysTick当前值寄存器lNVIC_ST_CURRENT，0 xE000E018l位23:0：CURRENT，访问寄存器时的 当前值SysTick校准值寄存器lNVIC_ST_CAL，0 xE000E01Cl将寄存器调节成任意所需的时钟速率l注意：Stellaris LM3S系列微控制器不支持该寄存器可配置故障状态寄存器l存储器管理故障状态寄存器(0 xE000ED28)l总线故

15、障状态寄存器(0 xE000ED29)l使用故障状态寄存器(0 xE000ED2A)存储器管理故障状态寄存器l地址：0 xE000ED28l存储器管理故障状态寄存器中的标志位表示引起存储器访问故障的原因总线故障状态寄存器l地址：0 xE000ED29l表示引起总线访问故障的原因使用故障状态寄存器l地址：0 xE000ED2BlEPSR和指令的非法组合l非法的PC装载l非法的处理器状态l指令译码错误l试图使用协处理器指令l非法的不对齐访问硬故障状态寄存器l地址：0 xE000ED2Cl获取激活硬故障处理器的事件的相关信息调试故障状态寄存器l地址：0 xE000ED30l外部调试请求l向量捕获l数

16、据观察点匹配lBKPT指令执行l中止请求存储器管理故障地址寄存器l地址：0 xE000ED34l读取引起存储器管理故障的单元地址总线故障地址寄存器l地址：0 xE000ED38l用于读取产生总线故障的单元地址第2章 ARM Cortex-M3 体系结构2.6节 存储器保护单元（MPU）MPU 支持的操作l保护区域l重叠保护区区域l访问权限l将存储器属性输出到系统MPU 的作用l强制执行特权原则l分离程序l强制执行访问原则MPU类型寄存器l地址：0 xE000ED90l位15:8的内容标识是否存在MPU MPU控制寄存器n地址：0 xE000ED94n作用：l使能MPUl使能缺省的存储器映射（背

17、景区域）l在处于硬故障、NMI和FAULTMASK升级处理器时使能MPUMPU区号寄存器n地址：0 xE000ED98n作用：l选择进行访问的保护区l位31:8：保留 l位7:0：REGION，区域选择域MPU区域基址寄存器l地址：0 xE000ED9Cl用于写区域的基址MPU区域属性与大小寄存器l地址：0 xE000ED9Cl用于控制MPU的访问权限MPU访问权限MPU的访问权限由访问权限位TEX设置，控制对相应存储区的访问。如果未经许可就对存储区进行访问，将引发许可故障。更新MPU区域n1.使用CP15等效代码更新MPU区域n2.使用两个或三个字来更新MPU区域中断和更新MPUlMPU可以

18、包含关键的数据l会产生中断，通常会更新MPUl会产生中断，该中断将使用正在更新的区域或者将受到影响l对于标准的OS上下文转换代码，将会改变用户区域l引导代码和上下文转换器第2章 ARM Cortex-M3 体系结构2.7节 调试和跟踪Cortex-M3跟踪系统JTAG接口电路LM LINK(USB2.0 JTAG)调试器 第2章 ARM Cortex-M3 体系结构2.8节 总线矩阵和接口 总线矩阵和接口l总线矩阵也采用非对齐数据访问方式以及bit banding技术l32位ICode接口用于获取代码空间中的指令，只有CM3Core可以对其访问l所有取指的宽度都是一个字l32位DCode接口用于访问代码存储空间中的数据