计算机硬件系统基础.pptx

《计算机硬件系统基础.pptx》由会员分享，可在线阅读，更多相关《计算机硬件系统基础.pptx（59页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1、基本概念逻辑常量：逻辑常量只有两个，即0和1，用来表示两个对立的逻辑状态。逻辑变量：逻辑变量一般用字母、数字及其组合来表示，其取值只有两个，即0和1。在“正逻辑”的数字电路设计中，用低电平信号（如0.5V）表示逻辑0；用高电平信号（如3V）表示逻辑1。逻辑运算：对于逻辑常量和变量的操作，有与、或、非三种基本逻辑运算。逻辑门（logic gates）：对逻辑常量和变量完成基本的逻辑运算的电路。第1页/共59页1、基本概念逻辑函数：用于表达逻辑变量之间关系的代数式，使用与、或、非3种基本逻辑运算，可以构造出任何逻辑函数。逻辑代数：逻辑代数是研究逻辑函数运算和化简的一种数学系统，也是用来描述、分

2、析、简化数字电路的数学工具。在数字电路中，表示逻辑变量之间的逻辑关系的方法一般有3种：逻辑代数式、真值表、电路图。真值表：将所有输入变量的所有可能的取值组合，及其在此情况下输出变量应有的取值罗列出来，所形成的一张表。它最全面、最直观地表达了逻辑关系。第2页/共59页2、3种基本逻辑门所有逻辑运算都是按位操作的。与运算（AND）或运算（OR）非运算（NOT）第3页/共59页与运算（AND）逻辑表达式：FABAB逻辑门电路符号：运算规则：有0就出0真值表：A AB BF F0 00 00 00 01 10 01 10 00 01 11 11 1第4页/共59页或运算（OR）逻辑表达式：FAB逻辑门

3、电路符号：运算规则：有1就出1真值表：A AB BF F0 00 00 00 01 11 11 10 01 11 11 11 1第5页/共59页非运算（NOT）逻辑表达式：FA逻辑门电路符号：运算规则：取反真值表：A AF F0 01 11 10 0第6页/共59页3、其他逻辑运算除了3种基本的逻辑门电路外，还有4种常用的逻辑门，它们均可以由与或非门组合而成。与非门（NAND）或非门（NOR）异或门（XOR）同或门（XNOR）第7页/共59页与非门（NAND）逻辑表达式：FABAB逻辑门电路符号：运算规则：有0就出1真值表：A AB BF F0 00 01 10 01 11 11 10 01

4、11 11 10 0第8页/共59页或非门（NOR）逻辑表达式：运算规则：有1就出0真值表：A AB BF F0 00 01 10 01 10 01 10 00 01 11 10 0FAB逻辑门电路符号：第9页/共59页异或门（XOR）逻辑表达式：运算规则：相异得1真值表：A AB BF F0 00 00 00 01 11 11 10 01 11 11 10 0逻辑门电路符号：FABABAB第10页/共59页同或门（XNOR）逻辑表达式：运算规则：相同得1真值表：A AB BF F0 00 01 10 01 10 01 10 00 01 11 11 1FABABA B逻辑门电路符号：第11页/

5、共59页二、逻辑代数的基本公式可以使用以下基本公式和规则对命题进行运算：（1）交换律A+B=B+AAB=BA（2）结合律A+(B+C)=(A+B)+C A（BC）=(AB)C （3）分配律A+BC=(A+B)(A+C)（*）A(B+C)=AB+AC（4）吸收律A+AB=AA(A+B)=A（5 5）补吸收律）补吸收律 A+AB=A+BA+AB=A+BA(A+B)=ABA(A+B)=AB第12页/共59页二、逻辑代数的基本公式（6 6）反演律）反演律 A+B=A BA+B=A B （*）AB=A+BAB=A+B （*）（7 7）包含律）包含律AB+AC+BC=AB+ACAB+AC+BC=AB+AC

6、 （*）(A+B)(A+C)(B+C)=(A+B)(A+C)(A+B)(A+C)(B+C)=(A+B)(A+C)（*）（8 8）重叠律）重叠律A+A=AA+A=AAA=AAA=A （1010）0 01 1律律0+A=A 0+A=A 1+A=11+A=11A=A1A=A0A=00A=0（9 9）互补律）互补律A+A=1A+A=1AA=0AA=0 第13页/共59页三、逻辑函数的化简两种方法：代数化简法和卡诺图化简法1、代数化简法：直接用逻辑代数的基本公式和规则进行化简。例：例：第14页/共59页练习题：第15页/共59页卡诺图化简法相关概念（1）逻辑相邻项：它可描述为在两个与或逻辑中，除某个因子

7、互为非外，其余的因子都相同。（2）逻辑最小项：它可描述为在给定变量数目的逻辑函数中，所有变量参与相与的项。在某一个最小项中每个变量只能以原变量或反变量的形式出现一次。（3）逻辑最小项性质：全部最小项之和为“1”，两个不同的最小项之积为“0”。（4）最小项标准式：全是最小项组成的“与或”式。第16页/共59页2、逻辑函数的卡诺图化简法1.）用卡诺图表示最小项:任一逻辑函数均可写成最小项形式。F(A,B,C)=逻辑函数的卡诺图是一个特定的方格图。图中的每一个小方格代表了逻辑函数的最小项，且任意两个相邻小方格所代表的最小项只有一个变量之差。例：一个二变量卡诺图图形两侧标准的0和1表示使对应小方格内最

8、小项为1的变量取值，处在任何一列或一行两端的最小项也具有逻辑相邻性。卡诺图是上下，左右闭合的图形。第17页/共59页2）用卡诺图表示逻辑函数：卡诺图中，每一小方格代表了一个最小项，变量取值为1的代表原变量，为0的代表反变量。对任何一个最小项逻辑函数表达式，可将其所具有的最小项在卡诺图中相应的方格中填1。一般与或表达式可直接填写在卡诺图中。例：第18页/共59页二、用卡诺图化简逻辑函数相邻小方格的合并规则：在卡诺图中，凡紧邻的小方格或与轴线对称的小方格都叫做逻辑相邻，它们之间只有一个变量不同，可圈在一起，利用对和律：进行合并。两个相邻的小方格可以合并成一个乘积项，且消去一个变量。4（22）个相邻

9、的小方格可合并为一个乘积项，且消去二个变量。第19页/共59页N（2k）个相邻小方格可合并为一个乘积项，且消去k个变量。第20页/共59页.化简步骤：将逻辑表达式换成与或式，填写对应小方格。将相邻的2K个为1的小方格圈在一起，应尽可能圈进多的小方格。先圈孤立的单个小方格，再圈2个，4个，8个，能合并的小方格。所画圈必须包含一个新的最小项，否则得到的是多余项。根据所画的圈写出对应乘积项，再将其逻辑相加，得到最简表达式。例1.化简解：第21页/共59页例例2.化简化简第22页/共59页2.2 组合逻辑电路及部件一、组合逻辑电路设计方法二、二进制加法器三、算术逻辑运算单元ALU四、译码器第23页/共

10、59页一、组合逻辑电路设计方法组合逻辑电路的特点：当输入信号变化时，输出信号也跟着变化。在计算机CPU设计中，组合电路通常被用来产生控制信号，它的输入可能是指令的操作码和状态信号，而其输出则是寄存器、存储器等等的写入控制信号和数据选择信号。组合逻辑电路的设计步骤如下：分析该逻辑电路的逻辑要求；根据逻辑要求确定输入变量和输出变量；将输入输出关系表示成真值表；根据真值表写出输出函数的逻辑表达式，并化简；画出逻辑电路。第24页/共59页二、二进制加法器加法器是计算机基本运算部件之一。一位二进制全加器：输入变量：3个，即加数Xn、被加数Yn和低位来的进位Cn；输出变量：2个，即本位的和Fn、向高位的进

11、位Cn1。一位全加器真值表Xn Yn Cn Fn Cn10 0 0 0 0 10 1 00 1 11 0 01 0 11 1 01 1 1 0 0 1 0 1 0 0 1 1 0 0 1 0 1 1 1第25页/共59页二、二进制加法器由真值表可的全加器输出Fn和进位输出 Cn1的表达式为：F Fn n=X=Xn nY Yn nC Cn n+X+Xn nY Yn nC Cn n+X+Xn nY Yn nC Cn n+X+Xn nY Yn nC Cn nC Cn n1 1=X=Xn nY Yn nC Cn n+X+Xn nY Yn nC Cn n+X+Xn nY Yn nC Cn n+X+Xn

12、nY Yn nC Cn n第26页/共59页对Cn+1表达式进行化简，得到最简式：Cn1=XnYn+（XnYn）Cn (4)该式说明各位进位的形成条件，只要满足下述条件之一，即形成进位：该式说明各位进位的形成条件，只要满足下述条件之一，即形成进位：（1 1）两输入均为）两输入均为“1”1”；（2 2）两输入中任一个为）两输入中任一个为“1”1”，且低位进位为，且低位进位为“1”1”由此，可得到表达式：由此，可得到表达式：第27页/共59页其中，Pi是进位传递函数，表示当两个加数中有一个为“1”时，若有低位进位，则本位向高位传送进位。Gi是进位产生函数，表示当输入均为“1”时，不管有无低位进位输

13、入，都会产生向高位的进位。将（将（7 7）、（）、（8 8）代入（）代入（5 5）、（）、（6 6）得到（）得到（9 9）、（）、（1010）：）：第28页/共59页如果用如果用“与非门与非门”和和“或非门或非门”电路来实现，可以变换成式（电路来实现，可以变换成式（1111）、）、（1212）：）：根据上述公式可画出并行进位电路全加器逻辑电路图。根据上述公式可画出并行进位电路全加器逻辑电路图。第29页/共59页一位全加器逻辑电路一位全加器逻辑框图一位全加器逻辑框图第30页/共59页四位二进制加法器由4个全加器串连构成行波进位加法器特点：位间进位是串行传送（称为特点：位间进位是串行传送（称为行波

14、进位行波进位），即本位全加和），即本位全加和FiFi必须等低必须等低位进位位进位CiCi来到后才能得到。来到后才能得到。缺点：加法时间与位数有关，速度较慢。缺点：加法时间与位数有关，速度较慢。第31页/共59页四位二进制并行进位加法器在4个全加器基础上进行改造，以便并行产生进位，构成并行进位加法器。第32页/共59页四位二进制并行进位加法器特点：采用“并行进位法”或“超前进位产生电路”来同时形成各位的进位。优点：运算速度大大加快。上述4位并行进位加法器的逻辑框图：第33页/共59页三、算术逻辑运算单元ALUALU（Arithmetic&Logic Unit）：算术逻辑运算单元，计算机中可以进行

15、逻辑运算和算术运算的部件。全加器：只能对输入数据进行加法运算。ALU的实现：在并行进位加法器的基础上，再加上一些逻辑电路和功能控制信号线，可形成多功能算术逻辑运算部件ALU。74LS181芯片：4位多功能ALU，内部集成了并行进位电路。5条功能选择线：S3S2S1S0和M16种算术运算：M1时，由S3S2S1S0 来选择，Cn0有进位，Cn1无进位。16种逻辑运算：M0时，由S3S2S1S0 来选择第34页/共59页74LS181 ALU的构成将输入数据A和B经过函数发生器形成它们的不同组合（由功能选择线S3S2S1S0 决定），再送入并行进位加法器进行加法运算，从而使得ALU能够实现各种的运

16、算功能。Xf S3S2S1S0（A，B）Yf S3S2S1S0（A，B）第35页/共59页ALU:不仅能进行加法运算，还能进行逻辑运算和其它的算术运算。主要是利用多路选择逻辑实现多种输入输出组合选择，则使加法器扩展为多功能的算术逻辑运算部件。4位算术逻辑单元/函数产生器（32个功能），特点：在扩展字长时，可作超速前进位运算；可作加、减、左移一位、比较大小运算，12个其它算术运算；逻辑运算有异或、比较、与、与非、或非及10个其它逻辑运算；74LS181是一个4位ALU单元，它是由4个一位全加器以及进位电路构成。下面给出了正逻辑74LS181的逻辑图和功能表。第36页/共59页第37页/共59页7

17、4LS181的逻辑功能表：第38页/共59页由74LS181构成16位ALU用4片74LS181 16位ALU74LS181片内：并行进位片间：串行进位。第39页/共59页由74LS181构成16位ALU用4片74LS181+1片74LS182 16位ALU74LS181片内：并行进位；片间：并行进位。第40页/共59页四、译码器译码器功能：把输入编码译成相应的控制电位，作为芯片的片选信号或其他操作控制信号。特点：有n个输入变量，2n条输出变量（n 2n）；输入信号的2n个编码对应于2n条输出线输出：当输入为某一编码时，对应仅有一根输出为“0”（或为“1”），其余输出均为“1”（或为“0”）。

18、常用的译码器芯片：74LS139：双24译码器（n2）74LS138：38译码器（n3）第41页/共59页74LS139内部集成了两个24译码器；功能表：“使能”控制端E：用来控制译码器是否工作，当E#端为“1”时，禁止译码器工作，此时译码器的所有输出线均为无效即“1”。输入输入输出输出EBAY0Y1Y2Y3HLLLLXLHLHXLLHHHLHHHHHLHHHHHLHHHHHLX：指可以取值：指可以取值1或者或者0第42页/共59页74LS139按照真值表，四个输出的逻辑代数式为：24译码器逻辑电路：第43页/共59页74LS139管脚图管脚图一片一片139种含两个种含两个2-4译码器译码器第

19、44页/共59页例：利用线译码器分时将采样数据送入计算机。例：利用线译码器分时将采样数据送入计算机。2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线第45页/共59页000全为1工作原理工作原理：（以：（以A0A1=00为例）为例）数数据据2-4线译线译码器码器ABCD三态门三态门三态门三态门三态门三态门三态门三态门总总线线脱离总线第46页/共59页3、常用的译码器74LS13874LS138三线八线译码器；74LS138译码器的输出方式是：低电平为有效输出；输入端控制线E1、E2、E3的功能：实现选通功能：当E3为高电平，E1、E2同时为低电平时，译码器

20、正常工作，否则禁止译码器工作，输出全为无效的高电平；74LS138的功能表和逻辑图如下表和下图所示。第47页/共59页第48页/共59页选通端选通端选通端选通端代码输入代码输入代码输入代码输入译码输出译码输出译码输出译码输出E3 E3 E1+E2E1+E2C CB BA AY0Y0Y1Y1Y2Y2Y3Y3Y4Y4Y5Y5Y6Y6Y7Y70 0X XX XX XX X1 11 11 11 11 11 11 11 1X X1 1X XX XX X1 11 11 11 11 11 11 11 11 10 00 00 00 00 01 11 11 11 11 11 11 10 00 01 11 10

21、01 11 11 11 11 11 10 01 10 01 11 10 01 11 11 11 11 10 01 11 11 11 11 10 01 11 11 11 11 10 00 01 11 11 11 10 01 11 11 11 10 01 11 11 11 11 11 10 01 11 11 11 10 01 11 11 11 11 11 10 01 11 11 11 11 11 11 11 11 11 11 10 0第49页/共59页第50页/共59页4、数据选择器、数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选

22、择器。A0A1D3D2D1D0W控制信号控制信号输输入入信信号号输输出出信信号号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。第51页/共59页从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组数据中各选择一路传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四四个个二二选选一一选选择择器器第52页/共59页四位数据选择器74LS153有四个输入通道D0、D1、D2、D3，两个通道选择信号A0、A1，E是使能信号；逻辑图如下图所示：第53页/

23、共59页四选一选择器功能表四选一选择器功能表类似三变量函数的表达式！类似三变量函数的表达式！第54页/共59页例：将四选一扩展为八选一分析：四选一只能有四个输入变量，所以需要两分析：四选一只能有四个输入变量，所以需要两个四选一和一个非门，非门的作用是改变使能端个四选一和一个非门，非门的作用是改变使能端的电平，减少使能端。功能表如下图所示：的电平，减少使能端。功能表如下图所示：第55页/共59页第56页/共59页作业补充：补充：1.1.已知已知X X10111011，Y Y11001100，计算下列表达式：，计算下列表达式：（1 1）XYXY（2 2）X XY Y（3 3）X XY Y（4 4）X XY Y（5 5）X YX Y（6 6）X XY Y2.2.请用代数化简法将下列各逻辑表达式化成最请用代数化简法将下列各逻辑表达式化成最简式。简式。（1 1）（2 2）第57页/共59页第58页/共59页感谢您的观看。第59页/共59页