邵小桃电磁兼容和PCB设计Chp6.pptx

《邵小桃电磁兼容和PCB设计Chp6.pptx》由会员分享，可在线阅读，更多相关《邵小桃电磁兼容和PCB设计Chp6.pptx（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、电容的三个用途电容的三个用途电容与谐振电容与谐振并联电容器并联电容器电源层和接地层电容电源层和接地层电容电容的选择与放置电容的选择与放置本章内容第1页/共64页6.1 电容的三个用途第2页/共64页电容的三个主要用途：去耦、旁路、体电容1.去耦(Decoupling)滤除高速器件在电源板上引起的骚扰电流为器件和元件提供局部化的DC减低PCB电流冲击的峰值第3页/共64页电源线电感去耦电容这个环路尽量小电源线噪声的消除第4页/共64页2.旁路(Bypassing)去除PCB高频辐射噪声 共模干扰3.体电容(Bulk)容纳 配合去耦电容抑制 I 噪声第5页/共64页陶瓷电容常用在超高频器件 第6页

2、/共64页铝电解电容 第7页/共64页钽电解电容 第8页/共64页6.2 电容与谐振第9页/共64页所有电容都由RLC电路组成。L:电感，与导线长度有关 Rs:导线中的电阻 C:电容器的电容1.电容的物理特性电容在可计算的频率上，相当于一个谐振回路谐振状态下，电容将有非常小的阻抗和有效的RF旁路频率大于自谐振时，电容渐变为感性，旁路和去耦效果下降图：电容器的原理图CLRsLRs第10页/共64页在电容器的等效电路中：Z:阻抗(欧)Rs:等效串联电阻-ESR(欧)L:等效串联电感-ESL(H)C:电容器的电容（F）f：频率（Hz）(Effective Series Resistance ESR)

3、(Effective Series Inductance ESL)第11页/共64页ESR:表示电容器的电阻损耗。包括：金属电极分布电阻内部电极间的接触电阻外部端接点电阻ESL是一个损耗单元，当限制电流在部件封装内流动时，对ESR要求越高，要减少寄生参数，考虑电容长宽比例。SMD电容长宽比例基本相同。Note:高频下的趋肤效应增加了器件的引线电阻值，高频ESR大于DC下的ESR第12页/共64页对某些电容器：电容值随温度和直流偏置而变化等效串联电阻随温度和直流偏置和频率而变化等效串联电感保持相对不变对于一个理想平板电容器，电感实际为零。高频下|Z|=Rs,不存在固有谐振。第13页/共64页ZC

4、实际电容理想电容f1/2 LCCL2.电容的谐振特性由于实际电容器的均有自谐振频率，在自谐振频率以下，电容器呈容性，高于自谐振频率，电容器呈感性，阻抗随频率增加而增大，旁路和去耦效果下降。在谐振频率fr 时，|Z|有最小值，谐振频率fr为：谐振点是电容阻抗的重要部分第14页/共64页第15页/共64页Ceramic Cap.自谐振频率约值（基于引线长度）自谐振频率约值（基于引线长度）电容值电容值通孔，通孔，0.2in 引线引线SMD(0805)1.0uF2.6MHz5MHz0.1uF8.2MHz16MHz0.01uF26MHz50MHz1000pF82MHz159MHz500pF116MHz2

5、25MHz100pF260MHz503MHz10pF821MHz1.6GHz通孔的引线电感：L=3.75nH(15nH/in)SMD 引线电感：L=1nH 第16页/共64页引线长1.6mm的陶瓷电容器 电容量电容量 谐振频率谐振频率(MHZ)1 F 1.7 0.1 F 4 0.01 F 12.6 3300 pF 19.3 1100 pF 33 680 pF 42.5 330 pF 60第17页/共64页SMD Ceramic 电容器在相同引线电感的自谐振频率：1 10 100 1000 Frequency （MHz）10000 1000 100 10 1 0.1 0.01 0.001100p

6、F0.001uF0.01uF0.1uF阻抗（欧）第18页/共64页逻辑器件不同，自谐振频率也不同，CMOS TTL X7RY5V第45页/共64页电压对陶瓷电容容量的影响COGX7RY5V200-20-40-60-800 20 40 60 80 100%额定电压（Vdc）%C第46页/共64页选择小的ESL 和 ESR ESL 要小，10 nH ESR 要小，20uFCommonly used at power-supply connection on boardGlass-Encapsulated Ceramic0.01uF to 0.1uFUsed as bypassed capacito

7、r at the chip.Also often placed in parallel with Electrolytic to widen the filter bandwidth and increase the rejection bandCeramic Chip0.01uF to 0.1uFPrimarily used as the chip.Also useful where low profile is importantCOG(NPO)0.1uFBypass for noise-sensitive device.Often used in parallel with anothe

8、r ceramic chip to increase the rejection band第54页/共64页4.大电容的选择可为电路提供能量储存，为电路提供稳定最佳电压和电流第55页/共64页第56页/共64页例：一块有200个CMOS器的PCB,在2ns时钟周期内，每个具有5pF的切换负载，电压源的电感为80nH,求C.第57页/共64页5.电容的放置每个LSI VLSI 器件处要加去耦电容电源入口处要加旁路电容,通常是直接在两个电源引脚上，安装两个并联电容I/O连接器、距电源输入连接器远的地方、元件密集处、时钟电路附近都要加旁路电容。尽可能靠近器件 去耦电容的引线不能太长第58页/共64页

9、Preferred location for decoupling capacitor:On the silicon chip;Inside the IC package;Directly above or below the IC package;Built into the DC power&return planes;On the surface of the circuit board.DCKHzMHzGHz10F100 nF1nF100 pFPCB DC power bus decoupling frequency and path of various currents:第59页/共64页a)Typical Placement of Bypass Cap.b)Preferred Placement of Bypass Cap.图a 为低速电路去耦电容的标准放置，图b的去耦电容放置，可以得到更好的高频性能.第60页/共64页注意铁氧体安装的位置电源地铁氧体接地线面细线粗线用铁氧体增加电源端阻抗用细线增加电源端阻抗增强去耦效果的方法第61页/共64页去耦电容的引线长和位置不同，所得到的引线电感的大小也不同。第62页/共64页6.4 6.6 习 题第63页/共64页感谢您的观看！第64页/共64页