课程IC原理集成电路设计概述.pptx

《课程IC原理集成电路设计概述.pptx》由会员分享，可在线阅读，更多相关《课程IC原理集成电路设计概述.pptx（57页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1第17 章 集成电路设计概述 1.集成电路设计的流程图2.集成电路的正向设计流程3.什么是逆向设计4.设计规则朱正涌教材：329页第1页/共57页2根据用途要求确定系统总体方案电路设计工艺设计版图设计生成PG带制作掩模版工艺流片测试，划片封装1.集成电路设计的流程图第2页/共57页3电路设计 根据电路的指标和工作条件，确定电路结构与类型，然后通过模拟计算，决定电路中各器件的参数（包括电参数、几何参数等）第3页/共57页4工艺设计 根据电路特点选择适当的工艺，再按电路中各器件的参数要求，确定满足这些参数的工艺参数、工艺流程和工艺条件。第4页/共57页5版图设计 按电路设计和确定的工艺流程，把电

2、路中有源器件、阻容元件及互连以一定的规则布置在硅片上，绘制出相互套合的版图，以供制作各次光刻掩模版用。第5页/共57页6 2.集成电路的正向设计流程 理想的设计流程(自顶向下：TOP-DOWN）系统功能设计，逻辑和电路设计，版图设计硅编译器silicon compiler(算法级、RTL级向下）门阵列、标准单元阵列等逻辑和电路描述逻辑和电路描述系统性能编译器系统性能编译器系统性能指标系统性能指标性能和功能描述性能和功能描述逻辑和电路编译器逻辑和电路编译器几何版图描述几何版图描述版图编译器版图编译器制版及流片制版及流片统统一一数数据据库库第6页/共57页7 什么是正向设计？集成电路的正规设计方法

3、是正向设计，即根据产品确定的指标和要求、从电路原理或系统原理出发，通过查阅相关规定和标准，利用已有知识和能力来设计模块和电路，最后得到集成电路物理实现所需的几何图形。正向设计产品的性能可以通过仿真进行验证和预测。更为重要的是，正向设计的思维是积极主动的，知识是可以积累的，性能可以不断提高，产品可以不断的更新换代，而反向设计即使百分之百正确，也只能是一个已经定型产品的模仿，在辛苦进行反向设计时，别人的第二代、第三代产品又已经出来了，这样的产品又有什么竞争力呢?第7页/共57页8正向设计流程如下：朱正涌教材 p.329 (1)根据功能要求进行系统设计(画出框图)。(2)划分成子系统(功能块)进行逻

4、辑设计。(3)由逻辑图或功能块功能要求进行电路设计。(4)由电路图设计版图，根据电路及现有工艺条件，经模拟验证再绘制总图。(5)工艺设计，比如原材料选择，设计工艺参数、工艺方案，确定工艺条件、工艺流程。如有成熟的工艺，就根据电路的性能要求选择合适的工艺加以修改、补充或组合。工艺条 件包括扩散源的种类，温度、时间、流量，离子注入剂量和能量，工艺参数及检测手段等。第8页/共57页9第9页/共57页10第10页/共57页11第11页/共57页12第12页/共57页13第13页/共57页14第14页/共57页15第15页/共57页16第16页/共57页17 3.什么是逆向设计？（教材 p.329 ）反

5、向设计（解剖同类型的IC的产品）是集成电路设计方法的一个专有名词。反向设计是通过拍摄和放大已有芯片照片得到版图的几何图形。由于原有芯片的图形尺寸极小且是多层重叠的，反向设计的工作量很大，而且出错概率也大。以一千门的不规则版图为例，反向分析就需一个工程师几乎一年的时间。随着电路规模的增大，这种反向分析的效率成倍地下降，错误概率呈指数上升，一个几万门电路的反向设计几乎是不可能的，而几十万门的电路就完全不可能了。第17页/共57页18 反向工程大体的流程应该是：芯片样品 解剖去层 数字拍照 拼接对准 完整图像 (码点提取、版图提取、网表提取)第18页/共57页19逆向设计的流程如下：(1)提取横向尺

6、寸 1)打开封装，进行照相(把电路产品放大数百倍分块照相，提取集成电路的复合版图)；2)拼图(把照片拼成整个产品的复合版图)；3)由产品的复合版图提取电路图、器件尺寸和设计规则；4)进行电路模拟，验证所提取的电路是否正确；5)如果模拟正确。可以着手画版图。（朱正涌教材：p.329）第19页/共57页20 (2)提取纵向尺寸 用扫描电镜、扩展电阻仪等提取氧化层厚度、金属膜厚度、多晶硅厚度、结深，基区宽度等纵向尺寸和纵向杂质分布。(3)测试产品的电学参数 电学参数包括开启电压（MOS电路）、薄膜电阻、放大倍数（双极电路）、特征频率等。第20页/共57页21 其中芯片剖片拍照过程如下：1.芯片开盖

7、开盖以化学法或特殊封装类型开盖，处理金线取出晶粒。2.层次去除 以蚀刻方式去除层，包括去除保护层polyimide（聚酰亚胺）、氧化层、钝化层、金属层等。3.芯片染色 通过染色以便于识别，主要有金属层加亮，不同类型阱区染色，ROM码点染色。第21页/共57页22 4.芯片拍照 通过电子显微镜(SEM)对芯片进行拍摄。5.图像拼接 将拍摄的区域图像进行拼接(软件拼接，照片冲洗后手工拼接)。6.版图提取 对完整的图像进行软件或人工版图提取。7.电路提取 进行软件或人工提取。第22页/共57页23 以上关键之处是显微镜拍摄，如果是通过别的公司的拍摄，通常得到的是冲洗后的照片图像，因为种种原因造成图像

8、不完整，包括得图像放大倍数影响，图像色彩模糊，图像噪点，图像拼接偏差等。第二个关键点，如果得到相关电子图像，就可利用专业软件对图像进行矢量化处理。如果没有专业软件，可以使用测绘矢量化软件(比如asscan，vect2000,r2v等)，同样可以得到相同的结果。(这里的关键点，也是对图像的处理，和图像的矢量化。)如果矢量化成功，就可以得到相应的矢量图像，至少可以得到相对坐标点。对矢量图像纠正处理，或坐标点成像处理，应该不是很困难。第23页/共57页24 打开封装的方法 根据器件的结构和封装形式，采取不同方法，确保不损伤晶片、引线等情况下，暴露芯片的表面，以便进行随后的观察和测量。1.机械开封 (

9、1)TO一5型金属管壳，可用金属管壳开启器或机械方式打开。(2)双列直插式陶瓷封装，将样品底座夹紧，在盖板密封处放一刀片，小心轻敲刀片，直到盖板逐步松开、分离。第24页/共57页25 也可对封接处用锉刀或砂纸研磨，待磨薄后或出现小孔时，用尖针插入，将盖板撬起。如果金属盖板是用软焊料焊接，则可用加热把焊料熔化揭开金属盖。2.化学开封：使用发烟硝酸(7080)或硫酸(200250)溶解塑封管壳，去离子水洗净，无水乙醇脱水。但对铝有缓慢腐蚀作用。要控制好腐蚀时间。利用氧等离子体进行干法腐蚀，将环氧树脂裂解变成粉末。第25页/共57页26 4.集成电路的设计规则 IC设计与工艺制备之间的接口 制定目的

10、：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。第26页/共57页27 设计规则的内容与作用 设计规则是集成电路设计与制造的桥梁。如何向电路设计及版图设计工程师精确说明工艺线的加工能力，就是设计规则描述的内容。这些规定是以掩膜版各层几何图形的宽度

11、、间距及重叠量等最小容许值的形式出现的。设计规则本身并不代表光刻、化学腐蚀、对准容差的极限尺寸，它所代表的是容差的要求。第27页/共57页28 设计规则 IC设计与工艺制备之间的接口 制定目的：使芯片尺寸在尽可能小的前提下，避免线条宽度的偏差和不同层版套准偏差可能带来的问题，尽可能地提高电路制备的成品率 什么是设计规则？考虑器件在正常工作的条件下，根据实际工艺水平(包括光刻特性、刻蚀能力、对准容差等)和成品率要求，给出的一组同一工艺层及不同工艺层之间几何尺寸的限制，主要包括线宽、间距、覆盖、露头、凹口、面积等规则，分别给出它们的最小值，以防止掩膜图形的断裂、连接和一些不良物理效应的出现。第28

12、页/共57页30 1.设计规则或规整格式设计规则 设计规则的表示方法 70年代末，Meed和Conway倡导以无量纲的“”为单位表示所有的几何尺寸限制，把大多数尺寸（覆盖，出头等等）约定为的倍数。通常 取栅长度L的一半，又称等比例设计规则。由于其规则简单，主要适合于芯片设计新手使用，或不要求芯片面积最小，电路特性最佳的应用场合。在这类规则中，把绝大多数尺寸规定为某一特征尺寸“”的某个倍数。与工艺线所具有的工艺分辨率有关，线宽偏离理想特征尺寸的上限以及掩膜版之间的最大套准偏差。优点：版图设计独立于工艺和实际尺寸。第30页/共57页31MOS集成电路的版图设计规则基本的 设计规则图解 第31页/共

13、57页32第32页/共57页33第33页/共57页34第34页/共57页35第35页/共57页36第36页/共57页37第37页/共57页38 2.微米设计规则，又称自由格式规则 80年代中期，为适应VLSI MOS电路制造工艺，发展了以微米为单位的绝对值表示的版图规则。针对一些细节进行具体设计，灵活性大，对电路性能的提高带来很大方便。适用于有经验的设计师以及力求挖掘工艺潜能的场合。目前一般的MOS IC研制和生产中，基本上采用这类规则。其中每个被规定的尺寸之间没有必然的比例关系。显然，在这种方法所规定的规则中，对于一个设计级别，就要有一整套数字，因而显得烦琐。但由于各尺寸可相对独立地选择，所

14、以可把尺寸定得合理。第38页/共57页39Design Rules(1)Constraints of layout to avoid Fab.failureGateway between Design and FabricationViolation is likely to cause error(s)Three areas：Minimum spacing：avoid short between layersMinimum width：to avoid break(open)Enclosure or extension：for overlapping第39页/共57页40Design Rul

15、es(2)Micron rules:the constraints are in micrometers Lambda rules:constraints are in terms of,Parameter (=0.5 Min.distance)more scalable but less area efficient Design rule CheckAutomatically check design rule violationsWarn designer of possible errors.Electrical Rule CheckAutomatically check electr

16、ical rule violationsVDD shorts to Gnd,Floating nodes,etc.第40页/共57页41Design Rule Illustration设计规则例证ActiveActivemetalmetal第41页/共57页42Substrate&Well ContactsSource&Drain Contacts:-surrounded by p+region in the n-well -surrounded by n+region in the p-substrateN-well Contacts:-surrounded by n+region in t

17、he n-well -connect n-well to VDDSubstrate Contacts:-surrounded by p+region in the p-substrate -connect p-substrate to GNDMany substrate&well contacts are needed to avoid latch-up problem,sometimes form a guard-ringN-well第42页/共57页43 1、宽度及间距：关于间距：diff：两个扩散区之间的间距不仅取决于工艺上几何图形的分辨率，还取决于所形成的器件的物理参数。如果两个扩散区

18、靠得太近，在工作时可能会连通，产生不希望出现的电流。第43页/共57页44 poly-Si：取决于工艺上几何图形的分辨率。Al:铝生长在最不平坦的二氧化硅上，因此，铝的宽度和间距都要大些，以免短路或断铝。diff-poly：无关多晶硅与扩散区不能相互重叠，否则将产生寄生电容或寄生晶体管。第44页/共57页45 2、接触孔：孔的大小：22diff、poly的包孔：1孔间距：1 说明：接触孔的作用是将各种类型的半导体与金属引线进行连接，这些半导体材料包括N型硅、P型硅、多晶硅等。由于工艺的限制，一般不做细长的接触孔，而是分成若干个小的接触孔来实现大面积的接触。第45页/共57页46 3、晶体管规则

19、：多晶硅与扩散区最小间距：。栅出头：2，否则会出现S、D短路的现象。扩散区出头：2，以保证S或D有一定的面积。第46页/共57页47 4、P阱规则：说明：制作p阱的目的是在N型硅衬底上形成一块P型衬底区域，在一个设计中根据需要可能设计若干个p阱区。A1=4：最小P阱宽度A2=2/6：P阱间距，A2=2 当两个P阱同电位 A2=6 当两个P阱异电位时，A3=3：P阱边沿与内部薄氧化区（有源区）的间距A4=5：P阱边沿与外部薄氧化区（有源区）的间距A5=8：P管薄氧化区与N管薄氧化区的间距第47页/共57页48版图设计图例第48页/共57页49（朱正涌教材：p.333）第49页/共57页50（朱正涌教材：p.332）第50页/共57页51（朱正涌教材：p.333）第51页/共57页52（朱正涌教材：p.333）第52页/共57页53（朱正涌教材：p.333）第53页/共57页54（朱正涌教材：p.334）第54页/共57页55（朱正涌教材：p.334）第55页/共57页56（朱正涌教材：p.334）第56页/共57页57感谢您的观看！第57页/共57页