门电路及逻辑电路.pptx

《门电路及逻辑电路.pptx》由会员分享，可在线阅读，更多相关《门电路及逻辑电路.pptx（80页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、学习目标及考核标准1.1.掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值掌握基本门电路的逻辑功能、逻辑符号、真值表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解表和逻辑表达式。了解 TTLTTL门电路、门电路、门电路、门电路、CMOSCMOS门门门门电路的特点。电路的特点。电路的特点。电路的特点。3.3.会分析和设计简单的组合逻辑电路。会分析和设计简单的组合逻辑电路。4.理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、译码器等常用组合逻辑理解加法器、编码器、

2、译码器等常用组合逻辑 电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。电路的工作原理和功能。2.2.会用逻辑代数的基本运算法则化简逻辑函数。会用逻辑代数的基本运算法则化简逻辑函数。第1页/共80页12.1 12.1 基本门电路基本门电路电电路路 数字电路数字电路(逻辑电路逻辑电路)模拟电路模拟电路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路模拟信号：模拟信号：随时间连续变化的信号随时间连续变化的信号模拟信号模拟信号数字信号数字信号电子电路中的信号电子电路中的信号如正弦波信号等如正弦波信号等 处理模拟信号的电路称为模拟电路处理模拟信号的电路称为模拟电路。如整流电路、如整流电

3、路、放大电路等，注重研究的是输入和输出信号间的大放大电路等，注重研究的是输入和输出信号间的大小及相位关系。小及相位关系。第2页/共80页 在模拟电路中在模拟电路中，晶体管三极管通常工作在晶体管三极管通常工作在放大区。放大区。脉冲信号：脉冲信号：是一种跃变信号，并且持续时间短暂。是一种跃变信号，并且持续时间短暂。tt如尖顶波和矩形波等。如尖顶波和矩形波等。处理数字信号的电路称为数字电路处理数字信号的电路称为数字电路，它注重，它注重研究的是输入、输出信号之间的逻辑关系。研究的是输入、输出信号之间的逻辑关系。在数字电路中，晶体管一般工作在截止区在数字电路中，晶体管一般工作在截止区和饱和区，起开关的作

4、用。和饱和区，起开关的作用。第3页/共80页脉冲信号脉冲信号正脉冲：脉冲跃变后的值比初始值高正脉冲：脉冲跃变后的值比初始值高负脉冲：脉冲跃变后的值比初始值低负脉冲：脉冲跃变后的值比初始值低如：如：0+3V0-3V正脉冲正脉冲0+3V0-3V负脉冲负脉冲第4页/共80页 基本门电路种类：基本门电路种类：按逻辑功能不同，实现或、与、按逻辑功能不同，实现或、与、非逻辑关系的非逻辑关系的或门电路或门电路、与门电路与门电路和和非门电路非门电路为最基为最基本的门电路。本的门电路。逻辑门电路是数字电路中最基本的逻辑元件。逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制所谓

5、门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系门电路的输入和输出之间存在一定的逻辑关系(因果因果关系关系)，所以门电路又称为，所以门电路又称为逻辑门电路逻辑门电路。基本逻辑关系为基本逻辑关系为“与与”、“或或”、“非非”三三种。种。由电子电路实现逻辑运算时，它的输入和输出信号由电子电路实现逻辑运算时，它的输入和输出信号都是用电位（或称电平）的高低表示的。高电平和低都是用电位（或称电平）的高低表示的。高电平和低电平都不是一个固定的数值，而是有一定的变化范围电平都不是一个固定的数值，而是有一定的变化范围.第5页/共80页12

6、.1.1 与门电路U+-BFA000101110100ABF状态表状态表 设：开关断开、灯不亮用逻设：开关断开、灯不亮用逻辑辑“0”0”表示，开关闭合、灯表示，开关闭合、灯亮用亮用 逻辑逻辑“1”1”表示。表示。“与与”逻辑关系是指当决定某逻辑关系是指当决定某事件的条件全部具备时，该事事件的条件全部具备时，该事件才发生。件才发生。F=A B逻辑表达式：逻辑表达式：运算规律：（逻辑乘）运算规律：（逻辑乘）A A0=0 0=0 A A1=1=A A A A A A=A A真值表（逻辑状态表）：真值表（逻辑状态表）：第6页/共80页&ABF或门电路符号：或门电路符号：逻辑功能：逻辑功能：有有“0”出

7、出“0”全全“1”出出“1”应用：应用：与门除实现与逻辑关系外，还可起控制门的作用。与门除实现与逻辑关系外，还可起控制门的作用。如如A A作输入，作输入，B B作控制，即可控制作控制，即可控制A A能否通过。能否通过。第7页/共80页例：例：如图与门电路，输入如图与门电路，输入端端A A、B B的输入波形如图所示的输入波形如图所示，试画出输出端，试画出输出端F F的波形。的波形。&ABFA AB BF F第8页/共80页12.1.2 或门电路BFUA+-“或或”逻辑关系是指当决定逻辑关系是指当决定某事件的条件之一具备时，该某事件的条件之一具备时，该事件就发生。事件就发生。真值表真值表00011

8、1110110ABF逻辑表达式：逻辑表达式：F=A+B运算规律：（逻辑加）运算规律：（逻辑加）A A+0=+0=A A A A+1=1 +1=1 A A+A A=A A真值表（逻辑状态表）：真值表（逻辑状态表）：或门电路符号：或门电路符号：ABF 1第9页/共80页应用：应用：或门除实现或逻辑关系外，还可起控制门的作用。或门除实现或逻辑关系外，还可起控制门的作用。如如A A作输入，作输入，B B作控制，即可控制作控制，即可控制A A能否通过。能否通过。逻辑功能：逻辑功能：有有“1”出出“1”全全“0”出出“0”第10页/共80页A AB BABF 1例：例：如图或门电路，输入如图或门电路，输入

9、端端A A、B B的输入波形如图所示的输入波形如图所示，试画出输出端，试画出输出端F F的波形。的波形。F F第11页/共80页12.1.3 非门电路YUA+-R状态表状态表101AY0F=A逻辑表达式：逻辑表达式：“非非”逻辑关系是否定或相反逻辑关系是否定或相反的意思。的意思。运算规律：（逻辑加）运算规律：（逻辑加）真值表（逻辑状态表）：真值表（逻辑状态表）：或门电路符号：或门电路符号：AF1 1第12页/共80页例：例：如图非门电路，输入如图非门电路，输入端端A A的输入波形如图所示，试的输入波形如图所示，试画出输出端画出输出端F F的波形。的波形。A AAF1 1F F第13页/共80页

10、12.1.4 复合门电路与门与门&AB1F非门非门F&AB与非门与非门001011110101ABF与非门真值表与非门真值表F=A B 逻辑表达式：逻辑表达式：有“0”出“1”，全“1”出“0”1.1.与非门电路与非门电路第14页/共80页2.2.或非门电路或非门电路001010110100ABF或非门真值表或非门真值表1F“非非”门门“或或”门门AB 1“或非或非”门门FAB 1F=A+B逻辑表达式：逻辑表达式：有“1”出“0”，全“0”出“1”第15页/共80页例：根据输入波形画出输出波形例：根据输入波形画出输出波形ABF1有有“0”出出“0”，全全“1”出出“1”有有“1”出出“1”，全

11、全“0”出出“0”&ABF1 1ABF2F2第16页/共80页3.3.与或非门电路与或非门电路1F&AB&CD 1&A AB BC CD DF F第17页/共80页逻辑表达式：逻辑表达式：与或非门真值表与或非门真值表与或非门逻辑功能与或非门逻辑功能略略略略第18页/共80页4.4.三态与非门三态与非门&FEBA逻辑符号逻辑符号EN输出高阻输出高阻功能表功能表输出高阻输出高阻功能表功能表&FEBA逻辑符号逻辑符号EN第19页/共80页12.1.5 集成复合门电路集成门电路除了或门、与门和非门外，还有将它们集成门电路除了或门、与门和非门外，还有将它们的逻辑功能组合起来的复合门电路，如集成或非门、的

12、逻辑功能组合起来的复合门电路，如集成或非门、与非门、同或门和异或门等等。与非门、同或门和异或门等等。TTL TTL电路也称三极管电路也称三极管三极管逻辑门电路。三极管逻辑门电路。TTLTTL电路生产早，制造电路生产早，制造工艺成熟，产量大，品种全，价工艺成熟，产量大，品种全，价格低，速度快，格低，速度快，是中小规模集成电路的主流。是中小规模集成电路的主流。众多数字电路中，应用最多的是众多数字电路中，应用最多的是TTLTTL电路和电路和CMOSCMOS电路。电路。国产国产TTLTTL电路主要有电路主要有CT1000CT4000CT1000CT4000四个系列。四个系列。第20页/共80页 CMO

13、SCMOS电路是由电路是由PMOSPMOS管和管和NMOSNMOS管组成的一种管组成的一种互补型互补型MOSMOS集成电路，简称集成电路，简称CMOSCMOS电路。其制造方电路。其制造方便，功耗小，带负载和抗干扰能力强，工作速度接便，功耗小，带负载和抗干扰能力强，工作速度接近于近于TTLTTL电路，多在大规模和超大规模集成电路中电路，多在大规模和超大规模集成电路中采用。采用。国产国产CMOSCMOS电路主要有电路主要有CC0000CC4000CC0000CC4000等系列。等系列。第21页/共80页12.2 12.2 组合逻辑电路的分析与设组合逻辑电路的分析与设计计组合逻辑电路：组合逻辑电路：

14、由门电路组成的逻辑电路。由门电路组成的逻辑电路。组合逻辑电路特点：组合逻辑电路特点：任何时刻电路的输出状态只取任何时刻电路的输出状态只取决于该时刻的输入状态，而与该时刻以前的电路状态决于该时刻的输入状态，而与该时刻以前的电路状态无关。是一种无记忆功能的电路。无关。是一种无记忆功能的电路。12.2.1 逻辑代数：又称布尔代数，又称布尔代数，它是分析设计逻辑电路的数学工它是分析设计逻辑电路的数学工具。虽然它和普通代数一样也用字母表示变量，具。虽然它和普通代数一样也用字母表示变量，但但变量的取值只有变量的取值只有“0”0”，“1”1”两种，分别称为逻辑两种，分别称为逻辑“0”0”和逻辑和逻辑“1”1

15、”。这里这里“0”0”和和“1”1”并不表示数并不表示数量的大小，而是表示两种相互对立的逻辑状态。量的大小，而是表示两种相互对立的逻辑状态。第22页/共80页 逻辑代数所表示的是逻辑代数所表示的是逻辑关系逻辑关系，而不是数量关而不是数量关系。这是它与普通代数的本质区别系。这是它与普通代数的本质区别。1.逻辑代数运算的基本公式交换律交换律结合律结合律第23页/共80页分配律分配律普通代数普通代数不适用！不适用！证证:A+1=1 A A=A.第24页/共80页n n吸收律吸收律 将某逻辑表达式中的将某逻辑表达式中的与与()()换成或换成或 (+)(+)，或，或(+)(+)换换成与成与()()，得到

16、一个新的逻辑表达式得到一个新的逻辑表达式。若原逻辑恒若原逻辑恒等式成立，则新的逻辑表达式也成立。等式成立，则新的逻辑表达式也成立。证明证明：A+AB=A第25页/共80页反演律反演律110011111100列状态表证明：AB00011011111001000000第26页/共80页（1 1）用简单的公式证明略为复杂的公式。（2）用真值表证明，即检验等式两。边函数的真值表是否一致等式的证明方法：等式的证明方法：第27页/共80页逻辑代数的基本公式第28页/共80页 由逻辑状态表直接写出的逻辑式及由此画出的逻由逻辑状态表直接写出的逻辑式及由此画出的逻辑图，一般比较复杂；若辑图，一般比较复杂；若经过

17、简化，则可使用较少经过简化，则可使用较少的逻辑门实现同样的逻辑功能。的逻辑门实现同样的逻辑功能。从而从而可节省器件，可节省器件，降低成本，提高电路工作的可靠性。降低成本，提高电路工作的可靠性。利用逻辑代数变换，可用不同的门电路实现相利用逻辑代数变换，可用不同的门电路实现相同的逻辑功能。同的逻辑功能。化简方法化简方法公式法公式法卡诺图法卡诺图法2.逻辑函数的化简第29页/共80页例：化简（1）并项法例：化简将两项合并为一项，消去一个变量。第30页/共80页化简例：第31页/共80页（2）吸收法吸收吸收例：化简例：化简消去多余的与项第32页/共80页（3）消去法例：化简第33页/共80页例：化简（

18、4 4）配项法）配项法先通过乘以先通过乘以 或加上或加上 ，增加必，增加必要的乘积项，再用以上方法化简。要的乘积项，再用以上方法化简。例：化简第34页/共80页 例例12.112.1 化简逻辑式。化简逻辑式。第35页/共80页 例例12.212.2 化简逻辑式。化简逻辑式。第36页/共80页例：化简吸收吸收吸收吸收吸收吸收吸收吸收第37页/共80页 解：例：例：化简逻辑函数：（利用 ）（利用A+AB=A）（利用 ）第38页/共80页 解：例：例：化简逻辑函数：（利用反演律）（配项法）（利用 ）（利用A+AB=A）（利用A+AB=A）（利用 ）第39页/共80页代数化简的缺点代数化简的缺点：没有

19、固定的步骤可循；需要熟练运用各种公式和定理；在化简一些较为复杂的逻辑函数时还需要一定的技巧和经验；有时很难判定化简结果是否最简。第40页/共80页12.2.2 组合逻辑电路的分析已知逻辑电路已知逻辑电路确定确定逻辑功能逻辑功能组合逻辑电路分析的任务：组合逻辑电路分析的任务：组合逻辑电路分析的步骤：组合逻辑电路分析的步骤：1.1.由逻辑图写出输出端的逻辑表达式；由逻辑图写出输出端的逻辑表达式；2.2.运用逻辑代数化简或变换；运用逻辑代数化简或变换；3.3.列逻辑状态表列逻辑状态表4.4.分析逻辑功能分析逻辑功能第41页/共80页 例例12.3 12.3 分析下图的逻辑功能分析下图的逻辑功能A B

20、.A B.A.A BBF1.AB&FF3F2.(1)(1)写出逻辑表达式写出逻辑表达式F=F2 F3=A AB B AB.第42页/共80页(2)(2)应用逻辑代数化简应用逻辑代数化简F=A AB B AB.=A AB+B AB.=AB+AB反演律 =A (A+B)+B (A+B).反演律 =A AB+B AB.第43页/共80页(3)(3)列逻辑状态表列逻辑状态表ABF001 100111001F=AB+AB=A B逻辑式逻辑式(4)(4)分析逻辑功能分析逻辑功能 输入输入相同相同输出为输出为“0”0”，输入输入相异相异输出为输出为“1”1”，称为称为“异或异或”逻辑逻辑关系。这种电路称关系

21、。这种电路称“异或异或”门。门。=1=1A AB BF F逻辑符号逻辑符号第44页/共80页(1)(1)写出逻辑式写出逻辑式例例 ：分析下图的逻辑功能分析下图的逻辑功能.A B.F=AB AB .AB化简化简&1 11 1.BAF&AB=AB+AB第45页/共80页(2)(2)列逻辑状态表列逻辑状态表F=AB+AB(3)(3)分析逻辑功能分析逻辑功能 输入输入相同相同输出为输出为“1”,1”,输入相异输出为输入相异输出为“0”,0”,称为称为“判一致电路判一致电路”(“(“同或门同或门”),可用于可用于判断各输入端的状态是否相同。判断各输入端的状态是否相同。=A B逻辑式逻辑式=1ABF逻辑符

22、号=A BABF001 100100111第46页/共80页12.2.3 组合逻辑电路的设计已知逻辑功能已知逻辑功能组合逻辑电路设计的任务：组合逻辑电路设计的任务：组合逻辑电路分析的步骤：组合逻辑电路分析的步骤：1.1.由逻辑功能列出真值表；由逻辑功能列出真值表；2.2.由真值表写出逻辑表达式；由真值表写出逻辑表达式；3.3.将逻辑表达式化简；将逻辑表达式化简；4.4.由化简后的逻辑表达式画出逻辑电路图。由化简后的逻辑表达式画出逻辑电路图。逻辑电路图逻辑电路图第47页/共80页 例例12.412.412.412.4设计一个只能对本位上的两个二进制数求设计一个只能对本位上的两个二进制数求和，而不

23、考虑低位来的进位数的组合逻辑电路，即和，而不考虑低位来的进位数的组合逻辑电路，即半加器。半加器。解：解：A A-加数；加数；B B-被加数；被加数；S S-本位和；本位和；C C-进位。进位。真值表真值表第48页/共80页真值表真值表=1&ABSC ABSCCO第49页/共80页全加器a an n-加数；加数；b bn n-被加数；被加数；c cn-1n-1-低位低位的进位；的进位；s sn n-本位和；本位和；c cn n-进位。进位。相加过程中，既考虑加数、被加数又考相加过程中，既考虑加数、被加数又考虑低位的进位。虑低位的进位。第50页/共80页第51页/共80页半加和：半加和：所以：所以

24、：第52页/共80页逻辑图逻辑图半半加加器器半半加加器器 1anbnCn-1sncnScn-1逻辑符号COABiii-1CCiSiCI第53页/共80页12.312.3编码器编码器编码编码:把二进制码按一定规律编排，使每组代码具有把二进制码按一定规律编排，使每组代码具有 一特定的含义。一特定的含义。编码器编码器:具有编码功能的逻辑电路具有编码功能的逻辑电路。n 位二进制代码有 2n 种组合，可以表示 2n 个信息。要表示要表示N N个信息所需的二进制代码应满足个信息所需的二进制代码应满足 2n N第54页/共80页12.3.1 12.3.1 二进制编码器二进制编码器将输入信号编成二进制代码的电

25、路。将输入信号编成二进制代码的电路。2 2n n个个n n位位编码器编码器高高低低电电平平信信号号二二进进制制代代码码第55页/共80页(1)(1)分析要求：分析要求：输入有输入有8 8个信号，个信号，即即 N=8N=8，根据，根据 2 2n n N N 的关系，的关系，即即 n n=3=3，即输出为三位二进制代码。，即输出为三位二进制代码。例：例：设计一个编码器，满足以下要求：设计一个编码器，满足以下要求：(1)(1)将将 I I0 0、I I1 1、I I7 7 8 8个信号编成二进制代码。个信号编成二进制代码。(2)(2)编码器每次只能对一个信号进行编码，不编码器每次只能对一个信号进行编

26、码，不 允许两个或两个以上的信号同时有效。允许两个或两个以上的信号同时有效。(3)(3)设输入信号高电平有效。设输入信号高电平有效。第56页/共80页0 0 10 1 11 0 10 0 00 1 01 0 01 1 01 1 1I0I1I2I3I4 4I5I6I7 7(2)(2)列编码表：列编码表：输入输 出C B A第57页/共80页(3)(3)写出逻辑式并转换成写出逻辑式并转换成“与非与非”式式C=I4+I5+I6+I7=I4 I5 I6 I7.=I4+I5+I6+I7B=I2+I3+I6+I7=I2 I3 I6 I7.=I2+I3+I6+I7A=I1+I3+I5+I7=I1 I3 I5

27、 I7.=I1+I3+I5+I7第58页/共80页(4)(4)画出逻辑图画出逻辑图10000000111I7I6I5I4I3I1I2&1 11 11 11 11 11 11 1CBA第59页/共80页将十进制数将十进制数 09 09 编成二进制代码的电路编成二进制代码的电路12.3.2 12.3.2 二二 十进制编码器十进制编码器 表示十进制数4 4位位10个编码器编码器高高低低电电平平信信号号二二进进制制代代码码第60页/共80页0 00 00 0输输 出出输输 入入B BC CA A0 0(I I0 0)1 1(I I1 1)2 2(I I2 2)3 3(I I3 3)4 4(I I4 4

28、)5 5(I I5 5)6 6(I I6 6)7 7(I I7 7)8 8(I I8 8)9 9(I I9 9)D D0001110100001111000110110 000 000000001118421BCD8421BCD码编码表码编码表列编码表：列编码表：四位二进制代码四位二进制代码可以表示十六种可以表示十六种不同的状态，其不同的状态，其中任何十种状态中任何十种状态都可以表示都可以表示0909十个数码，最常十个数码，最常用的是用的是84218421码。码。第61页/共80页 写出逻辑式并化成写出逻辑式并化成“或非或非”门和门和“与非与非”门门D=I8+I9.=I4 +I6 I5+I7C

29、=I4+I5+I6+I7A=I1+I3+I5+I7+I9.=I1+I9 I3+I7 I5+I7.=I2 +I6 I3+I7B=I2+I3+I6+I7第62页/共80页画出逻辑图画出逻辑图10000000011101101001&1 1 1 1 1 1 I1 I2 I3 I4 I5 I6 I7 I8 I9D DC CB BA A第63页/共80页 法二：法二：第64页/共80页十键84218421码编码器的逻辑图+5V&D&C&B&AI0I1I2I3I4I5I6I7I8I91K 10S001S12S23S34S45S56S67S78S89S9第65页/共80页 当有当有两个或两个以上两个或两个以

30、上的信号同时输入编码电路，的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。电路只能对其中一个优先级别高的信号进行编码。即允许几个信号同时有效，但电路只对其中即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。别低的信号不予理睬。12.3.3 12.3.3 优先编码器优先编码器第66页/共80页CT74LSCT74LS1147 1147 编码器功能表编码器功能表I I1 1A AI I2 2I I3 3I I4 4I I5 5I I6 6I I7 7I I8 8I I9 9B BC CD D

31、 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1输输 入入 (低电平有效低电平有效)输输 出出(84218421反码反码)0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 0 0 1 1 1 0 0 0 1 1 1 0 0 0 0 0 1 1 1 1 1 0 0 11 1 1 0 0 1 0 0 1 1 1 1 1 0 1 01 1 1 1 1 0 1 0 0 0 1 1 1 1 11 1 1 1 1 1 0 1 11 0 1 1 0 0 1 1 1 1 1 1 1 1 0 01 1 1 1 1 1

32、1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 0 10 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 0第67页/共80页例:CT74LS1147147集成优先编码器(10(10线-4-4线)CT1147CT1147CT1147CT1147引脚图引脚图低电平低电平有效有效16 15 14 13 12 11 10 91 2 3 4 5 6 7 8CT74LS1147第68页/共80页12.4 12.4 译码器译码器 译码是编码的反过程，它是将代码的组合译成一译码是编码的反过程，它是将代码的

33、组合译成一个特定的输出信号。个特定的输出信号。12.4.1 二进制译码器4 4个个2 2位位译码器译码器二二进进制制代代码码高高低低电电平平信信号号2 2线线-4-4线、线、3 3线线-8-8线、线、4 4线线-16-16线译码器。线译码器。第69页/共80页CT74LS139型译码器(a)外引线排列图；(b)逻辑图(a)GND1Y31Y21Y11Y01A11A01S876543212Y22Y32Y11Y02A12A02S+UCC109161514131211CT74LS139(b)11111&Y0&Y1&Y2&Y3SA0A1双双 2/4 2/4 线译码器线译码器A A0 0、A A1 1是输

34、入端是输入端Y Y0 0 Y Y3 3是输出端是输出端 S S 是使能端是使能端1.2线-4线译码器第70页/共80页 输输 入入 输 出SA0A1Y0110000011001101110139139功能表功能表 Y1Y2Y3111011101110111CT74LS139型译码器双双 2/4 2/4 线译码器线译码器A A0 0、A A1 1是输入端是输入端Y Y0 0 Y Y3 3是输出端是输出端 S S 是使能端是使能端S=0时译码器工作时译码器工作输出低电平有效输出低电平有效第71页/共80页状状 态态 表表 例：例：三位二进制译码器（输出高电平有效）三位二进制译码器（输出高电平有效）

35、输输 入入A B CY0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 0 1 0 0 0 0 0 0 00 0 1 0 1 0 0 0 0 0 00 1 0 0 0 1 0 0 0 0 00 1 1 0 0 0 1 0 0 0 01 0 0 0 0 0 0 1 0 0 01 0 1 0 0 0 0 0 1 0 01 1 0 0 0 0 0 0 0 1 01 1 1 0 0 0 0 0 0 0 1输 出2.3线-8线译码器第72页/共80页写出逻辑表达式写出逻辑表达式Y0=A B CY1=A B CY2=A B CY3=A B CY7=A B CY4=A BCY6=A B CY5=A B C

36、第73页/共80页逻辑图逻辑图CBA111&Y0Y1Y2Y3Y4Y5Y6Y70 1 11 0 010000000AABBCC第74页/共80页12.4.2 12.4.2 二二-十进制显示译码器十进制显示译码器 在数字电路中，常常需要在数字电路中，常常需要把运算结果用十进制把运算结果用十进制 数显示出来，数显示出来，这就要用这就要用显示译码器显示译码器。二二 十十进进制制代代码码译译码码器器驱驱动动器器显显示示器器第75页/共80页gfedcba 1.1.数码显示管数码显示管 由七段发光二极管构成例：例：共阴极接法a b c d e f g 0 1 1 0 0 0 01 1 0 1 1 0 1低

37、电平时发光高电平时发光共阳极接法abcgdef+dgfecbagfedcba共阴极接法abcdefg第76页/共80页 2.2.显示译码器显示译码器Q3 Q2Q1Q0agfedcb译译码码器器二二 十十进进制制代代码码(共阴极共阴极)100101111117个4位第77页/共80页七段显示译码器状态表七段显示译码器状态表gfedcbaQ3 Q2 Q1 Q0a b c d e f g 0 0 0 0 1 1 1 1 1 1 0 00 0 0 1 0 1 1 0 0 0 0 10 0 1 0 1 1 0 1 1 0 1 20 0 1 1 1 1 1 1 0 0 1 30 1 0 0 0 1 1 0

38、 0 1 1 40 1 0 1 1 0 1 1 0 1 1 50 1 1 0 1 0 1 1 1 1 1 60 1 1 1 1 1 1 0 0 0 0 71 0 0 0 1 1 1 1 1 1 1 81 0 0 1 1 1 1 1 0 1 1 9输输 入入输输 出出显示显示数码数码第78页/共80页BS204A0A1A2A3CT74LS247CT74LS247+5V来自计数器七段译码器和数码管的连接图5107abcdefgRBI BI LTA11A22LT3BI4RBI5A36A07GND8911101213141516+UCCCT 74LS247CT74LS247型译码器的外引线排列图abcdefg第79页/共80页感谢您的观看！第80页/共80页