集成电子学学习.pptx

《集成电子学学习.pptx》由会员分享，可在线阅读，更多相关《集成电子学学习.pptx（137页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、测验1、一，亚阈值斜率是什么？与器件的参数有何关系？2、DIBL效应是什么？与器件参数关系如何？3、FIBL效应和器件结构关系怎样，如何克服？会引起怎样的不良效应？4、如何调整MOSFET的阈值电压，要提高NMOSFET阈值电压怎么办？5、画出N+多晶硅栅NMOSFET的能带图,已知硅的电子亲和能4.15eV，功函数4.96eV，二氧化硅功函数0.95eV,二氧化硅和硅禁带宽度分别8eV和1.1eV。第1页/共137页1 1、.亚阈区斜率是什么？他与器件参数有什么关系？亚阈区斜率定义为器件在亚阈值工作区域内ID(VG)ID(VG)的半对数曲线的斜率的倒数:S=dV/d(lgID),MOS:S=

2、dV/d(lgID),MOS晶体管中的亚阈值电流是一少子扩散电流第2页/共137页亚阈值斜率是器件短沟道效应的体现，要降低亚阈值斜率，器件要结构参数必须按比例缩小。但由于亚阈值斜率不能按比例减小，当电源电压和阈值电压随器件尺寸减小而下降时，将使晶体管截止态的泄漏电流指数增大，从而引起电路静态功耗增加。第3页/共137页2DIBL效应是什么，与器件参数关系如何。DIBLDIBL来源于两种不同的作用。第一种作用，考虑VDS=0VDS=0的情况，长沟道器件中栅下表面电子势能对称分布；沟道缩短时，由于源和漏扩散区互相靠近，它们之间的空间间隔有可能不够容纳两个耗尽区，这种贴近效应导致出现势能单一峰值和势

3、垒下降。VDS0VDS0时存在另一种作用，从漏区发出的场强线的一部分一直穿透到源区，漏区增加的电荷不仅对靠近漏区的沟道及耗尽区有影响，而是对整个栅极下面半导体内的表面电荷都有影响，这就使势垒更加降低。第4页/共137页衡量一个器件DIBL效应的大小的方法是，定义DIBL灵敏度，即此值越大,DIBL,DIBL效应越显著。1 1加大沟道掺杂浓度,浓度越大，漏到源的电力线穿透几率越小，有利于减小DIBLDIBL。2 2减薄栅氧化层，源漏耦合越弱，DIBLDIBL越弱。3 3有效沟道长度：有效沟道长度越短，漏端电力线越容易穿透到源端，DIBLDIBL越大。第5页/共137页3 3、FIBLFIBL效应

4、与器件结构关系怎样？如何克服？答：FIBLFIBL边缘感应的势垒降低，当栅氧层厚度t tOXOX变得可与沟道长度比拟时，栅氧化层的电容不能简单用平行板电容器的模型，必须考虑边缘效应的影响。由于边缘效应使到达栅极下方沟道区的电力线减少。而一部分电力线从栅极到达源漏扩展区，栅氧化层厚度越大，边缘效应的影响越显著。在FIBLFIBL影响下，沟道中电势下降，而源漏扩展区中电势上升导致了MOSFETMOSFET的关态泄漏电流增加，相应阈值电压下降。采用侧墙结构及限制栅介质介电常数K20即可克服FIBLFIBL效应。第6页/共137页4、如何调整MOSFET的阈值电压，要提高NMOSFET阈值电压怎么办？

5、1、可以选择电极材料的功函数2、改变衬底掺杂浓度来调节增大电极材料的功函数或增大衬底掺杂浓度，可以提高NMOSFET阈值电压第7页/共137页5、画出N+多晶硅栅NMOSFET的能带图,已知硅的电子亲和能4.15eV，功函数4.96eV，二氧化硅功函数0.95eV,二氧化硅和硅禁带宽度分别8eV和1.1eV。第8页/共137页第五章纳米CMOS器件的沟道工程和超浅结技术MOS器件特征尺寸进入纳米领域时，ULSI的严重限制性因素：1.短沟道效应(SCE：ShortChannelEffect)2.源漏穿通3.热载流子效应(HCE：HotCarrierEffect)解决办法：沟道工程和超浅结技术沟道

6、工程对沟道进行的非单一、非均匀化的特殊局域掺杂的杂质分布和结构。有沟道逆向掺杂，HALO结构，介质pocket第9页/共137页基本概念沟道逆向掺杂：MOSFET沟道处的掺杂必须和源、漏的极性相反，但沟道处掺杂浓度高了，阈值电压增加，反型就变得困难；而且出现杂质随机分布和迁移率退化。而掺杂浓度低或不掺杂，短沟道效应又会更明显，穿通泄漏的可能也越大。逆向掺杂则取了个折衷，接近栅极的沟道表面几乎不掺杂，往衬底的方向则增加掺杂浓度。这样沟道表面的载流子迁移率仍然高，不影响开通时的电流，而截止时整体的泄漏电流却可以减少。利用掺杂浓度的不同，还能对阀值电压作一定的控制。第10页/共137页第11页/共1

7、37页HALO结构：与逆向掺杂从纵向处理沟道区域不同，HALO结构是仅在源和漏附近增加沟道掺杂的浓度，也能起到相似的效果。第12页/共137页介质pocket:介质pocket则是用绝缘介质替代HALO结构，它减少了注入掺杂可能带来的问题，如掺杂浓度难以控制、离子注入带来损伤，载流子迁移率改变等。第13页/共137页一、沟道工程要解决的问题 采用环绕掺杂(HALO)或垂直方向的不均匀掺杂可以减小因短沟道效应而产生的VT漂移和关态泄漏电流。纳米尺度器件,衬底掺杂浓度将高达1018cm-3的数量级。反型载流子的迁移率将出现严重退化，使器件的驱动电流减小。尺寸减小及LDD结构（用于减小漏端的高电场）

8、所带来的高寄生源漏电阻也直接影响器件的驱动电流。必须使用沟道工程和特殊的源、漏结构来解决。第14页/共137页当器件的尺寸进一步减小而沟道区的掺杂浓度不变时，源、漏穿通将使器件失去栅控性。改变局部的沟道掺杂浓度可以避免源、漏穿通。通常的方法是使用HALO或Pocket离子注入区或逆向掺杂等方法来控制源、漏穿通。随着沟道长度的减小，源、漏区引起的耗尽层电荷分享效应也会导致器件关态泄漏电流的急剧上升。杂质原子数目的随机涨落或随机分布给MOSFET的尺寸缩小带来的根本限制。降低沟道的掺杂浓度可以减小杂质随机分布影响。总之，沟道工程和超浅结技术是纳米MOSFETMOSFET研究工作的一个重点。第15页

9、/共137页二、纵向沟道工程 所谓纵向，是指垂直于界面方向。纵向沟道工程是在垂直于界面方向的掺杂浓度的优化选取，以提高器件性能，降低SCE。纵向沟道工程是纳米CMOS器件克服短沟道效应、避免迁移率退化和驱动电流减小的有效技术手段。纵向沟道工程可以分为：体硅和SOI型的逆向掺杂结构、本征沟道结构等。其中，逆向掺杂是纳米CMOS器纵向沟道工程最基本的结构。第16页/共137页逆向掺杂（retrograderetrograde）结构 如图5.1所示，器件沟道区中横向的掺杂浓度是均匀分布的，而纵向掺杂分布不均匀。低浓度的NA1掺杂层位于沟道的表面，用于控制器件的VT；高浓度的NA2掺杂层位于沟道的下部

10、，用于抑制SCE效应和减小器件的泄漏电流。这样，既可以实现表面 的高迁移率，从而提高 驱动电流；另一方面，高的埋层浓度可以有效 减小器件的截态泄漏电 流，从而抑制SCE效应。第17页/共137页逆向掺杂沟道纳米MOS器件的VT模型 理想的逆向掺杂结构是外延沟道MOSFET，因为该工艺可以精确地控制高低掺杂层的浓度和厚度，形成两个掺杂层浓度的突变。通过求解纳米MOS器件沟道中两个掺杂区的耦合泊松方程，可以得到类似普通MOSFET表示SCE效应的特征长度。使用该特征参数，可以比较逆向掺杂沟道纳米MOS器件和共他结构器件的SCE特性。第18页/共137页逆向掺杂结构MOS能带图第19页/共137页由

11、图5.1可知，在逆向掺杂纳米MOS器件的沟道区内，在位于表面的NA1区，泊松方程可写为而在作为埋层的NA2区，则可写为坐标为：y轴垂直于沟道方向，x轴平行于沟道方向。如果假设表面NA1区的电势分布为抛物线型（如下），埋层NA2区的电势分布为立方型，通过解上述的耦合方程可以得到沟道表面势的二次微分方程第20页/共137页式中，tsi为低浓度的NA1掺杂层的外延层厚度；为VG栅电压减去平带电压后的有效栅电压，Vsub为衬底电压，d为短沟道逆向掺杂结构栅下的有效最大的耗尽层宽度：式中，xS、xD分别为源端和漏端耗尽层宽度，xdm是长沟道逆向掺杂结构MOSFET栅下的最大耗尽层宽度，LG是栅长，是拟合

12、参数，一般取0.65。第21页/共137页用特征长度表示该结构的短沟效应，由下式决定：假定L LG G，则逆向掺杂沟道纳米MOSMOS器件的VT可以表达为 VT为阈值电压VT减去平带电压后的值,长沟道的逆向掺杂沟道MOS器件的 VTO为第22页/共137页如果逆向掺杂沟道纳米MOS结构的外延层厚度满足如下关系：阈值电压公式可以进一步简化。图5.2是数值分析和理论VT模型所预言的逆向掺杂沟道纳米MOS器件在不同浓度的NA2掺杂层时，VT随外延层厚度的变化关系。从该图中可以发现：该结构的VT随外延层厚度的减小而上升，这个关系与沟道长度对VT的影响正相反。另一方面，可以观察到：理论模型得到的V VT

13、 T变化与数值分析的结果基本一致，也证明了理论假设的正确性。第23页/共137页可以合理地推断：在保持其他参数不变的情况下，为了保持纳米MOSMOS器件能不退化，在减小沟道长度的同时，必须相应减薄外延层的厚度。第24页/共137页事实上，逆向掺杂沟道纳米MOS器件的VT随外延层厚度的变化特性受NA2掺杂层的高浓度控制，这可以从MOS界面的垂直电场和表面势随不同外延厚度和NA2掺杂层的变化情况看出，如图5.35.3、图5.45.4所示。第25页/共137页逆向掺杂沟道纳米MOS器件表现出类似的短沟道特性。逆向掺杂沟道纳米MOS器件阈值漂移效应的最小沟道长度随着NA2的增大而减小。第26页/共13

14、7页*双栅SOIMOS器件一种非平面晶体管(Non-planarFET)从MOSMOS管的结构分析可以知道，MOSFET关键的结构是在栅极与沟道上。普通的MOSFET沟道处只有一个面受栅极控制，所以控制能力弱，开通电流有限，附带效应多。很容易就可以想到，要进一步提高MOS管的性能，把栅极做到沟道下面或者周围就是一个有效方法。这个就是双栅MOSFET的示意图。这种结构的晶体管性能可以比普通晶体管有较大提升。但从示意图中就可以发现，这种结构的晶体管比普通MOS管复杂得多。第27页/共137页而且这种结构的晶体管仍然需要较大的平面面积。工程师们继续发展这个思路，尝试着把沟道区竖立起来，这样，栅极可以

15、从立体的多个方向控制沟道了。比较典型的是一种称为FinFET的结构。第28页/共137页在图中可以发现，这种晶体管与普通的平面晶体管有很大区别，沟道区是一个竖立在氧化层上的极薄的硅鳍片（SiFin）栅电极围绕在鳍片周围。虽然这种结构的沟道区非常细小，穿通泄漏和亚阀泄漏可以控制得极好，但实际有效沟道宽度却相当大，如果源和漏之间制成多条鳍片，那就可以做出工作电流很大的晶体管。右图为I Intel宣布的类似结构的晶体管的照片。第29页/共137页工艺设计窗口比较双栅SOIMOS器件和逆向掺杂沟道纳米MOS器件的特征长度 ，我们可以得到它们在不同沟道长度下的工艺设计窗口，进而比较它们的短沟道特性。设：

16、对逆向掺杂沟道纳米MOS器件可得到对双栅SOIMOS器件可以得到 第30页/共137页其中，图5.6给出了两种器件在不同沟道长度情形下处延层厚度与薄氧化层厚度之间的关系。第31页/共137页由图5.65.6可知，对于LG=200nm的逆向掺杂沟道纳米MOS器件，采用长沟道器件的沟道最大耗尽层厚度xdm和采用短沟道器件的有效沟道最大耗尽层最度d得到的工艺设计窗口几乎一致；但当L减小时，短沟和长沟逆向掺杂MOS器件的工艺设计窗口一般比双栅SOIMOS器件的要小，氧化层厚度要求更薄。但是，逆向掺杂MOS器件的工艺设计窗口可以通过调节高掺杂层的浓度NA2而得到改进。如，当高掺杂层的浓度NA2从上升到时

17、，逆向掺杂沟道纳米MOS器件的工艺设计窗口将显著大于双栅SOIMOS器件，要求的超薄氧化层厚度可以增加45nm.因此，逆向掺杂沟道纳米MOS器件显示出较双栅SOIMOS器件更大的设计灵活性。第32页/共137页逆向掺杂沟道和普通结构的性能比较和优化逆向掺杂结构用于纳米CMOS器件可以改进器件的短沟道效应和增强载流子的迁移率。但实际上，该结构的这些优点的获得是取决于器件在导通态电流Ion和截止态电流Ioff之间的折中。比如，低的表面掺杂浓度可以提高载流子的迁移率从而提高器件的导通态电流Ion，但同时，增强的载流子迁移率也使截止态电流Ioff上升。薄的沟道耗尽层厚度有利于减小器件的短沟道效应，但同

18、时，它也增加了器件的亚阈值斜率S。第33页/共137页使用蒙特卡罗（MonterCardo）方法研究逆向掺杂沟道结构和常规结构MOS器件按比例缩小的性能特点和热载流子可靠性 ，以下是器件结构参数 第34页/共137页*热载流子效应 尺寸缩小使沟道内的横向和纵向电场大大加强。高场区的载流子从电场获得的能量不能及时通过散射等途径传递到周围晶格，导致一部分载流子的能量大于晶格系统的能量，为此人们引入载流子的有效温度TeTe来描述与晶格系统不处于热平衡状态的载流子，并称这种状态的载流子为热载流子。当半导体晶体中的电场强度大于10104 4V/cmV/cm以后，热载流子的产生将十分突出。第35页/共13

19、7页下图给出了MOS器件中主要的沟道热电子效应的微观机理：第一，沟道方向电场使导电载流子加速，并获得高能量，它们在强栅场作用下越过Si/Si/SiOSiO2 2势垒注入SiOSiO2 2层。一般漏区附近沟道电场最大，故注入发生在该区域。如图A A过程。第二，在栅电压较高时，衬底空间电荷区的纵向电场也很高，其中的热激发电子也可被纵向电场“拉入”栅氧化层中。同时产生的空穴则被扫入衬底，形成衬底电流Ib。如图中B过程。第36页/共137页第三，当沟道夹断，漏区附近较窄的耗尽区上压降很大，横向电场足以使得从沟道注入到该区域的部分高能量载流子在漏区附近与晶格碰撞，产生电子空穴对，具有能克服Si/SiO2

20、界面势垒能量的电子将注入到栅氧化层中。如图中C过程。注入SiOSiO2 2层的热电子，一部分由栅极流出成为栅电流，剩下的一部分被中的电子陷阱俘获，还有一部分到达Si/SiOSi/SiO2 2界面并形成界面陷阱D DN Nitit。而沟道中产生的空穴将在强栅场作用下进入衬底，形成衬底电流。第37页/共137页TheinjectedhotholesandelectronscancauseoxideandinterfacedamagebyCreatingtrapsintheoxide,Beingtrappedintheoxide,Creatinginterfacestatesattheinterfa

21、ce,And/Or beingtrappedbyinterfacestates.Sinceitisdifficulttodetermineelectricfieldandelectrontemperaturedirectly,substrateandgatecurrentsaretypicallymonitored.SubstrateandgatecurrentsbothdependonEmaccordingtothe“lucky-electron”model第38页/共137页衬底电流将在衬底电阻上产生压降，将影响有效的衬底偏压的漂移。尤其是Ib较大时，在衬底电阻Rb上产生的压降可能大于0.

22、65V(对Si材料)，将有正向电流注入沟道区，这样源区、沟道区和漏区就构成一只工作于有源区的横向npn双极晶体管，该npn晶体管与MOSFET串联，从而有可能使MOS器件发生击穿。第39页/共137页热载流子效应使器件的退化至少在三个量上可以表现出来，即阈值电压的漂移，亚阈值电流摆幅的退化和漏电流的减小。图为加应力前后的电流退化比较，实验的应力条件为V Vgsgs=3V=3V，V Vdsds=7.5V=7.5V，V Vbsbs=0V=0V，应力时间t t为3030分钟。“”为应力前的器件特性，而“+”号为应力后的器件 特性。第40页/共137页图5.7首先比较两种器件的总沟道热电子注入（CHE

23、I：ChannelHotElectronInjection）量的大小和线性区漏电流ID随着效沟长的变化情况；结果如图5.7（a）所示。当有效沟道长度从800nm下降到200nm时，逆向掺杂结构与常规MOS结构的值之比可以从1.8减小到0.8。逆向掺杂结构的相对线性区漏电流总是保持大于1，仅仅在有效沟道长度减小到100nm时，相对以漏电流才减小到0.7。在有效沟道长度减小到100nm及其以下时，相对于逆向掺杂结构，常规的MOS结构将提供更大的漏电流，但同时也将面临更严重的热电子注入。第41页/共137页第42页/共137页从电子的漂移速度和驱动电流的角度来分析器件的性能变化。当有效沟道长度为80

24、0nm800nm时，逆向掺杂结构显示出显著高的最大电子漂移速度，因而有更大的驱动电流。当有效沟道长度减小时，逆向掺杂沟道结构的最 大电子漂移速度将减小，有效沟道长度减小到 200nm200nm，两种结构表现出 几乎相同的最大电子漂 移速度。第43页/共137页由图5.85.8可见，逆向掺杂沟道结构在有效沟道长度减小到100nm100nm时将失去它的高迁移率优势。比较图5.75.7逆向掺杂结构的迁移率损失直接反应在漏电流比的减小上。为了理解逆向掺杂结构迁移率损失的物理机理，图5.9示出了有效沟道长度为800nm，在不同的散射情形下，两种结构中的电子速度分布。可以看出:当不考虑电离杂质散射时，逆向

25、掺杂结构的漂移速度分布与包括所有散射机制时相比，几乎不受影响，而常规MOS结构的漂移速度将增加。可以肯定，在有效沟道长度为800nm的情形中，电子在沟道中绝大部分是以低于饱和速度的速度运动，逆向掺杂结构在电子速度上将远远优于常规的MOS结构。第44页/共137页第45页/共137页不考虑表面散射时，两种结构的电子漂移速度都增加，但常规结构的电子速度增加得比逆向掺杂沟道结构大，这个结果出人意料。为理解该效应，图5.10给出了有效沟道长度为800nm时两种结构在两个方向上的 电场分布。第46页/共137页由电场分布可以看出，逆向掺杂沟道结构的垂直电场比常规结构的更加正些，因而电子会更多地被吸引到界

26、面上受到表面散射。但同时，由于较小的电离杂质散射和较大的峰值沟道电场的作用，逆向掺杂沟道结构中的沟道电子以更高的速度运动。在两次表面散射之间，逆向掺杂沟道结构中的沟道电子会运动更远的距离。结果，虽然沟道电子因较高的垂直电场而更靠近表面，但逆向掺杂沟道结构中的沟道电子将可能受到更少的表面散射。因此，由于较小的表面散射、电离杂质散射和较高的峰值沟道电场，使逆向掺杂沟道结构中的电子漂移速度比常规MOS结构的大。第47页/共137页当有效沟道长度进一步减小时，逆向掺杂沟道结构与常规MOS结构相比，表面载流子运动速度增强的优势将明显减小。见图5.11有效沟道长度为100mn时两种结构在三种散射情形下的电

27、子速度分布。第48页/共137页当离化杂质散射可以不计时，逆向掺杂沟道结构的漂移速度分布几乎不受影响，如同有效沟道长度为800nm的情形一样。但是，对于常规MOS结构，它的漂移速度将有一个很小的增加，该增加量比800nm的情形小25%。这些结果表明：相对于有效沟道长度为800nm的器件，电离杂质散射的作用明显减小。分析还进一步揭示：在有效沟道长度为l00nm的器件中，电子的运动高度非驻地化(nonlocal，电子以过冲饱和速度运动的距离比有效沟道长度为800nm的器件高出30。离化杂质散射在速度过冲区将起很小的作用。结果，在有效沟道长度为l00nm的情形中，逆向掺杂沟道结构因低掺杂浓度而得到的

28、电子运动速度的优势将失去。第49页/共137页图5.12示出了有效沟道长度为l00nm的两种结构在两个方向上的电场分布。对于两种结构，有效沟道长度为l00nm时的最大的沟道电场明显减小。在普通的MOS结构中，沟道的垂直电场比逆向 掺杂沟道结构的更负，遭受更小的表面散射。减小的表面散射和电离杂质散射抵消了因沟道电场减小的影响，从而迁移率上升。在逆向掺杂沟道结构中，由800nm800nm到100nm100nm，存在沟道电场降低和垂直电场排斥作用增加这两方面相反的作用，使表面散射对速度的影响不变。因此，逆向掺杂沟道结构较之普通MOS结构，在有效沟道长度为100nm时将失去表面载流子迁移率增大的优势。

29、第50页/共137页第51页/共137页比较两种结构的HCE特性：在热应力时间为106s和一定偏压下，得到两种结构热电子诱导退化的参数相对量如图5.13所示。当有效沟道长度减小 到200nm时，逆向掺 的相对参数都显示出 更大的退化特性，进一步的研究表明：逆向掺杂沟道结构对 界面态的产生和分布 更为敏感，因而表现 出更大的相对退化比。第52页/共137页导通态电流，即驱动电流Ion和截止态电流Ioff 理想的驱动电流和截止态电流Ioff的折中，因应用不同而有所不同。一般将设计的器件分为高速度和低功耗两类。第53页/共137页图5.15给出了在器件的截止态和导通态情形下表面沟道迁移率与掺杂层的关

30、系。表明，一旦表面 掺杂层浓度N NA1A1比 高浓度掺杂层的 N NA2A2低两个数量级，表面掺杂层浓度N NA1A1 对迁移率的影响 非常微小，表面掺 杂层浓度N NA1A1对迁移 率的影响在截止态 比在导通态更大。第54页/共137页驱动电流Ion和截止态电流Ioff的 设计窗口第55页/共137页在一定的外延层厚度下，增加体掺杂浓度可以减小截止态电流Ioff；在一定的体掺杂浓度时，增加外延层厚度会增加截止态电流Ioff。与之形成对照的是：在一定的外延层厚度时减小体掺杂浓度或在一定的体掺杂浓度时增加外延层厚度会增加驱动电流Ion。同时，可以发现解析结果和MCDICI的数值结果基本一致。设

31、计容许窗口都由一条驱动电流I Ionon曲线和截止态电流I Ioffoff曲线所围成的面积构成。第56页/共137页图5.17的阴影面积就是这样的一个设计容许窗口：截止态电流Ioff低于0.1nA/um，驱动电流Ion高于0.15mA/um。第57页/共137页在图中，外延层厚度为零表示是普通的均匀掺杂浓度MOSFET结构。从图可发现，具有一定驱动电流Ion的逆向掺杂沟道结构较之常规的MOS结构表现出更大的截止态电流Ioff。同理，具有一定截止态电流Ioff的逆向掺杂沟道结构较之普通的MOS结构表现出更小的驱动电流Ion。在恒定的驱动电流Ion条件下，逆向掺杂沟道结构的截止态电流Ioff随外延

32、层厚度的增加和相应的体掺杂浓度的变化而上升高速器件。在恒定的截止态电流Ioff条件下，相对于传统结构，逆向掺杂沟道结构的驱动电流Ion的损失随外延层厚度的减小和相应的体掺杂浓度的变化而下降 低功耗设计。第58页/共137页数值分析得到的器件沟道长度发生变化的情况下，逆向掺杂沟道结构和普通MOS结构用于高速器件设计和低功耗器件设计的优缺点比较。第59页/共137页对于低功耗器件设计，逆向掺杂结构的截止态电流Ioff对器件沟道长度变化的敏感性明显比常规MOS结构的好。逆向掺杂结构的驱动电流Ion对器件沟道长度变化的敏感性还是比常规的MOS结构小一些，但逆向掺杂结构的驱动电流Ion的绝对值总是比常规

33、的MOS结构小。当沟道长度减小时，常规MOS结构虽然有高的驱动电流Ion值，但为了保持高的驱动电流Ion值的可控性，它也必须保持高的有效沟道长度的可控性。对于逆向掺杂结构，虽然驱动电流Ion。绝对值总是小一些，但该驱动电流Ion对沟道长度变化的低敏感性使其性能的可控性好一些。第60页/共137页逆向掺杂结构MOSFET的性能还与其本身的结构参数，如表面浓度、外延层厚度和体掺杂浓度有关。由于光刻工艺的限制和工艺容差，相对于设计的多晶硅栅长度L有一个设计上的容差L-和L+。对于具有最小栅长度L-的器件，由于短沟道效应它有最大的截止态电流Ioff值。对于具有最大栅长度L+的器件，由于短沟道效应它有最

34、小的驱动电流Ioff绝对值。对于设计者而言，必须保证：具有最小栅长度L-的器件的最大截止态电流Ioff值要小于规定的截止态电流Ioff值；而具有最大栅长度L+的器件的最小驱动电流Ion要大于规定的饱和电流值。第61页/共137页美国国家半导体技术发展蓝图NTRS(NationalTechnologyRoadmapforSemiconductor)的结构。技术代参数用器件的多晶硅栅的长度LG表示 考虑20的偏差，分别对应于L+和L-，即L+比LG大0.2，L-比LG小0.2。第62页/共137页在相同的栅长度和截止态电流Ioff值下，逆向掺杂结构MOSFET具有更差的截止特性。该结果表明，更差的

35、关断特性使逆向掺杂结构-MOSFET需要有更高的阈值电压。第63页/共137页图5.21表示出了当L-器件变到L+器件对应的阈值电压的变化。很明显，逆向掺杂结构较之普通的MOS结构，表现出很小的阈值电压的变化。因而，逆向掺杂结构较之普通MOS结构有更好的短沟道特性。第64页/共137页逆向掺杂结构在L+器件中显示了高的线性区电流，如图5.22(a)所示。这个优点应归因于该结构低的表面浓度使之有高的载流子迁移率。在L+=50nm时的线性区电流下降是因为VDD按比例减小而阈值电压不降低。第65页/共137页逆向掺杂结构L+器件和L-器件的饱和驱动电流比普通的MOS结构要低，如图5.22(b)所示。

36、这个结果是因为逆向掺杂结构器件有较大的体效应因子和较高的阈值电压，较大的体效应因子导致该器件在较低VDD下就可能夹断。另外一个原因是因为逆向掺杂结构器件的低表面掺杂浓度导致的高扩展电阻的影响。这表明，虽然逆向掺杂结构器件的短沟道效应得到改善，但是它的饱和驱动电流并没有提高，随着技术代的推进，速度饱和及阈值电压不按比例缩小，使饱和电流下降。第66页/共137页在逆向掺杂纳米CMOSCMOS器件中，最小的氧化层厚度和结深基本由集成电路工艺技术所决定。但是，在确定了器件的阈值电压后，可以通过选择优化的体掺杂浓度、优化的表面浓度和外延层厚度来达到器件的最大栅控能力，从而优化器件的短沟道特性。器件的最大

37、栅控能力决定于沟道的耗尽层厚度，减小沟道的耗尽层厚度就可以改善短沟道特性。对逆向掺杂纳米CMOSCMOS器件结构，解一维泊松方程，得 第67页/共137页对应于阈值的最大沟道耗尽层厚度x xdmdm为 设x xdmdm t tSiSi以上两个表达式中消去外延层厚度可得 上式就成为关于最大耗尽层厚度和体掺杂浓度的二次方程。通过改变体掺杂浓度，可以使最大耗尽层厚度获得最小值。第68页/共137页我们可以选择表面掺杂浓度N NA1A1，从而保证器件具有足够高的表面迁移率(一般情况下，表面掺杂浓度比体掺杂浓度大约低两个数量级)。在一定的氧化层厚度、阈值电压和表面掺杂浓度条件下，通过改变体掺杂浓度，可以

38、使最大耗尽层厚度获得最小值。在得到最小的最大耗尽层厚度和体掺杂浓度后，可以计算出外延层的厚度。在阈值电压VT=0.35V时，图5.23给出了由该方法得到的最大耗尽层厚度和体掺杂浓度的关系。结果表明：最大耗尽层厚度和体掺杂浓度之间的确有一个优化转折点，在这一点可以使最大耗尽层厚度达到极小值。第69页/共137页第70页/共137页逆向掺杂沟道纳米MOS器件的实现外延沟道 实现逆向掺杂沟道纳米MOS器件最理想的工艺方法是外延生长低掺杂浓度的沟道，由外延工艺实现的逆向掺杂结构具有理想的掺杂分布、可控的外延层厚度和较少的缺陷。用蒙特卡罗方法进行分析表明：对该类器件的外延厚度控制在10nm才可以有效地抑

39、制短沟道效应。实现如此的超薄外延层，控制杂质的再分布是非常重要的。为此，在器件的隔离形成之后使用低温选择性外延是必须的。第71页/共137页由OhguroTatsuya等人完成的，用有预加热的UHV(超高真空)-CVD实现逆向掺杂沟道纳米MOS器件的外延沟道的工作 第72页/共137页图5.24可以看出，较高的预加热条件明显提高了器件的驱动电流和跨导。这是因为，外延生长前高的预加热温度可以使硅片中的氧含量降低。第73页/共137页第74页/共137页图5.26比较了在沟道长度为时外延层厚度从10nm变到60nm时的器件跨导和亚阈特性。外延层厚度在1040nm范围内，随外延层厚度的不断增加，器件

40、的跨导逐渐上升而亚阈值斜率也相应减小。为了得到尽可能好的器件特性，外延层要保证一定厚度。第75页/共137页外延器件的跨导比体硅MOSMOS器件高2020（图5.27(a5.27(a）。当外延层厚度为40nm时，对于外延结构MOSFET，沟道长度降低到0.12m仍可以有效克服短沟道效应；如图5.27(b)所示。因为低掺杂外延层厚度变大，器件的源漏易于穿通，故短沟道效应变差。第76页/共137页40nm的外延厚度是逆向掺杂沟道纳米MOS器件的极限。外延层厚度为40nm的逆向掺杂沟道MOS器件和体硅MOS器件的输出特性分别如图5.28(a)、(b)所示，由图可见外延工艺的逆向掺杂沟道MOS器件显示

41、出了很高的驱动电流。第77页/共137页三、纳米CMOS器件中的横向沟道工程 器件尺寸不断缩小，纵向沟道工程已不足以抑制短沟道效应。必须同时采用横向沟道工程。横向沟道工程主要是利用沟道横向掺杂的非均匀性来克服短沟道效应。一般是指在沟道靠近源、漏端引入高掺杂区。在横向沟道工程中，环形(Pocket)掺杂结构或峰值(HALO)掺杂结构是最典型的方法。横向沟道工程分为对称和非对称两种方式。第78页/共137页体硅HALO结构 体硅HALO结构是指在体硅器件中通过提高源漏结附近的沟道掺杂浓度，使器件的短沟道效应(SCE)降低，甚至出现反向短沟道效应(RSCE)。故可以利用反向短沟道效应出现的原理，有意

42、识地通过提高靠近源漏结的局部掺杂浓度来抑制器件阈值电压随沟道长度减小而下降的趋势。注入角度对器件性能的影响很大，采用大角度注入可以有效地防止由于高掺杂区引入而导致的源漏寄生电容和泄漏电流增大的问题，同时可以提高电流驱动能力。第79页/共137页*纳米MOSFET阈值电压模型IEEETrans.ED,Vol.40,p.86,1993.对于还未产生反型沟道的器件，可忽约可动电荷。高斯定律是静电场的基本规律之一。它可表述为静电场中的场强对于任意闭合曲面的面积分（称为电通量）等于闭合面所包围的电荷代数和，与闭合面外的电荷以及电荷的分布无关。在图中以耗尽区宽度WmWm为高度和宽度y y的矩形区域中运用高

43、斯定律，可得：第80页/共137页式中，TOX是栅氧化层厚度，Vgs为栅源电压，0为真空中介电参数，Si和OX分别是Si和SiO2的相对介电常数，为拟合参数，Wm是耗尽层宽度，Vfb(y)系y处的平带电压，S(y)为表面势,Ey是表面纵向电场，NA是沟道掺杂浓度。求解上式，得到器件沟道区的表面势 边界条件：第81页/共137页得到表面势如下：这里，是长沟道表面势。Vbi为源-衬底结、漏-衬底结的内建电势，l系如下定义的特征长度 由式可知，沟道的表面势是长沟道表面势与源/漏分支电场对其影响之和。第82页/共137页在求解时，Wm被假定为常数，它实际上是漏电压及沟道长度的函数，但纵向电场对耗尽层厚

44、度的影响在式中用拟和因子来加以考虑，即Wm/表示沟道的平均耗尽层厚度,可以看作与工艺有关的参数。为计算器件的阈值电压，需求解器件表面势的最小值并使最小值等于得到阈值电压，即：第83页/共137页阈值电压 ,而第84页/共137页*轻掺杂漏极（LDDLDD）结构防热载流子效应设计是采取减弱MOSMOS场效应晶体管漏极附近电场强度的结构轻掺杂漏极（LDDLDD）结构。第85页/共137页首先对产品硅栅极进行掩膜形成n n+区；再用化学气相淀积（CVDCVD）技术把氧化膜淀积在整个芯片上；利用各向异性刻蚀在多晶硅栅极侧面形成CVDCVD氧化膜侧壁。对这个侧壁进行掩膜，便形成高浓度区n n+。由于在L

45、DDLDD结构中n n-、n+n+区是分别形成的，便于各区选取最佳浓度。这种工艺易于形成，重复性也好，是行之有效的办法。LDD结构的引入，降低了沟道与源(与漏对称)区结合部位的浓度梯度，显著地降低了沟道与源、漏区结合部位的电场强度，抑制了热载流子效应对栅氧层的侵害。第86页/共137页图为LDDLDD结构和普通结构电场强度的比较。第87页/共137页体硅HALO结构的理论分析 一个对称的体硅HALO结构如图所示。该结构同时包括了为克服热载流子效应而应用的LDD结构。LDD结构附近的高浓度p+区就是我们将分析的HALO区。HALO区的参数数据平均掺杂浓度NP和横向长度LP。第88页/共137页将

46、一个高斯盒应用到该结构的沟道中并不计可动载流子，可得 所有符号具有通常的意义。耗尽层厚度x xd d可表示为Vsub为衬底电位，为阈值电压对应的表面势，Nsub是不包括HALO的沟道区掺杂浓度。第89页/共137页为了简化，采用平均浓度NP和横向长度LP来表示HALO浓度分布解高斯盒的边界条件为连续可得到沿沟道的表面势分布第90页/共137页式中，和分别为y=LP和y=Ly=Leffeff-L-LP P处的电势，可表示为 第91页/共137页且这里的l相当于前述特征长度。图5.38给出了在不同的有效沟道长度和漏电压下沿沟道方向电势的分布情况。可以发现，在沟道中有一个最小表面电势点，该点对电子的

47、势垒最大并位于靠近源端的HALO区。该位置和相应的最小电势分别为：第92页/共137页第93页/共137页图5.39给出了沟道电子势垒高度变化以VDS的变化关系曲线。该图表明，在低的漏电压情况下，势垒高度随沟道长度的减小而增加，即出现RSCE。很明显，在HALO的结构对沟道势高度的降低有减缓的作用，即可以有效抑制短沟道效应。第94页/共137页如果定义阈值电压为表面势等于两倍体费米势时的栅电压，则因有效沟道长度减小而出现的阈值电压漂移可表示为 是一个的工艺相关的拟合系数。如果k=0或NP=Nsub，上式则为普通MOSFET阈值电压漂移的表达式。第95页/共137页因此，体硅HALO结构CMOS

48、器件的阈值电压漂移可分为两部分：一部分是常规MOSFET阈值电压因有效沟道长度减小而发生的减小（roll-off），另一部分是因为HALO区而出现的阈值电压因为有效沟道长度减小而发生的增加（roll-up）。如果0k1，第二项是正值，将出现阈值电压因有效沟道长度减小而发生增加，即是通常的RSCE。第96页/共137页图5.40示出了解析计算得到的由于k因子不同导致的阈值电压随沟道有效长度变化而发生的漂移，可见，阈值电压的变化因HALO注入表征因子k的不同而出现SCE和RSCE。第97页/共137页下图为不同的注入能量和剂量下，HALO型NMOS器件的阈值电压因有效沟道长度减小而出现的短沟道效应

49、情况，高的注入能量或高的剂理增加了HALO结构的长度和平均浓度，从而导致沟道势垒高度的上升。第98页/共137页图5.42给出了由数值分析和模型计算得到的有Pocket注入和没有Pocket注入的器件的DIBL效应。从图5.42发现：第一，数值分析结果与模型计算结果是基本一致的，二者符合得很好；第二，虽然器件的阈值电压都随漏电压的上升而减小，但有HALO结构的器件阈值电压下降很小。第99页/共137页HALO结构器件的设计窗口 HALO器件的最小沟道长度可以通过一定的阈值电压变化判据给出。一是定义当阈值电压随沟道长度减小或增加到一定的绝对量时的沟道长度，如对应SCESCE效应的VTLmin=-

50、和对应RSCERSCE效应的VTLmin=+；二是定义当阈值电压随沟道长度减小或增加到一定的相对量时的沟道长度，如对应SCESCE的dVT/dLeffLmin=-dVT/dLeffLmin=-和RSCERSCE效应的dVT/dLeffLmin=+dVT/dLeffLmin=+。正号和负号分别代表阈值电压的减小(roll(rolloff)off)和增加(roll(rollupup)。可以分别给出不同的最小沟道长度表达式，从而确定相应的工艺设计窗口和获得性能上的折中。第100页/共137页在第一种最小沟道长度定义下，可以得到相应的结果如下:对于VT=-对于VT=-其中第101页/共137页同理，可