chap组合逻辑电路实用.pptx

《chap组合逻辑电路实用.pptx》由会员分享，可在线阅读，更多相关《chap组合逻辑电路实用.pptx（70页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、（3-1）3.1 概述逻辑电路组合逻辑电路时序逻辑电路功能：输出只取决于 当前的输入。组成：门电路，不存在记忆元件。功能：输出取决于当前的输入和原来的状态。组成：组合电路、记忆元件。第1页/共70页（3-2）组合电路的研究内容：分析：设计：给定 逻辑图得到逻辑功能分析 给定逻辑功能画出 逻辑图设计第2页/共70页（3-3）3.2 组合逻辑电路分析基础1.由给定的逻辑图逐级写出逻辑关系表达式。分析步骤：2.用逻辑代数或卡诺图对逻辑代数进行化简。3.列出输入输出状态表并得出结论。电路 结构输入输出之间的逻辑关系第3页/共70页（3-4）例1：分析下图的逻辑功能。&ABF第4页/共70页（3-5）真

2、值表特点：输入相同为“1”；输入不同为“0”。同或门=1ABF第5页/共70页（3-6）例2：分析下图的逻辑功能。&ABF第6页/共70页（3-7）真值表特点：输入相同为“0”；输入不同为“1”。异或门=1ABF第7页/共70页（3-8）1例3：分析下图的逻辑功能。01被封锁1=1BMF&2&3&4A1第8页/共70页（3-9）=010被封锁1特点：M=1时选通A路信号；M=0时选通B路信号。M&2&3&4AB1F选通电路第9页/共70页（3-10）3.3 组合逻辑电路设计基础任务要求最简单的逻辑电路1.指定实际问题的逻辑含义，列出真值表。分析步骤：2.用逻辑代数或卡诺图对逻辑代数进行化简。3

3、.列出输入输出状态表并得出结论。第10页/共70页（3-11）例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。2.根据题意列出真值表。真值表三个按键A、B、C按下时为“1”，不按时为“0”。输出是F，多数赞成时是“1”，否则是“0”。第11页/共70页（3-12）真值表3.画出卡诺图，并用卡诺图化简：ABC0001111001ABACBC第12页/共70页（3-13）4.根据逻辑表达式画出逻辑图。&1&AB BCF(1)若用与或门实现第13页/共70页（3-14）&ABC

4、F(2)若用与非门实现第14页/共70页（3-15）3.4 几种常用的组合逻辑组件3.4.1 编码器所谓编码就是赋予选定的一系列二进制代码以固定的含义。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。一、二进制编码器二进制编码器的作用：将一系列信号状态编制成二进制代码。第15页/共70页（3-16）例：用与非门组成三位二进制编码器。-八线-三线编码器设八个输入端为I1I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表（即真值表），然后写出逻辑表达式并进行化简，最后画出逻辑图。第16页/共70页

5、（3-17）真值表第17页/共70页（3-18）I1I2I3I4I5I6I7I8&F3F2F18-3 编码器逻辑图第18页/共70页（3-19）二、二-十进制编码器二-十进制编码器的作用：将十个状态（对应于十进制的十个代码）编制成BCD码。十个输入需要几位输出？四位输入：I0 I9输出：F4 F1列出状态表如下：第19页/共70页（3-20）逻辑图略状态表第20页/共70页（3-21）3.4.2 译码器译码是编码的逆过程，即将某二进制翻译成电路的某种状态。一、二进制译码器二进制译码器的作用：将n种输入的组合译成2n种电路状态。也叫n-2n线译码器。译码器的输入一组二进制代码译码器的输出一组高低

6、电平信号第21页/共70页（3-22）&A1A02-4线译码器74LS139的内部线路输入控制端输出第22页/共70页（3-23）74LS139的功能表“”表示低电平有效。第23页/共70页（3-24）74LS139管脚图一片139种含两个2-4译码器第24页/共70页（3-25）例：利用线译码器分时将采样数据送入计算机。2-4线译码器ABCD三态门三态门三态门三态门总线第25页/共70页（3-26）2-4线译码器ABCD三态门三态门三态门三态门总线000全为1工作原理：（以A0A1=00为例）数据脱离总线第26页/共70页（3-27）二、显示译码器二-十进制编码显示译码器显示器件在数字系统中

7、，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。显示器件：常用的是七段显示器件。bcdefga第27页/共70页（3-28）abcdfga b c d e f g1 1 1 1 1 1 00 1 1 0 0 0 01 1 0 1 1 0 1e七段显示器件的工作原理：第28页/共70页（3-29）显示译码器：11474LS49BCBIDAeabcdfgUccGND74LS49的管脚图消隐控制端第29页/共70页（3-30）74LS49的功能表（简表）输 入输 出显 示DABIag10XXXX0000000消隐8421码译码显示字型完整的功能表请参考相应的参考书。第30页/共

8、70页（3-31）74LS49与七段显示器件的连接：74LS49是集电极开路，必须接上拉电阻bfacdegbfacdegBIDCBA+5V+5V第31页/共70页（3-32）3.4.3 加法器1 1 0 11 0 0 1+举例：A=1101,B=1001，计算A+B。011010011加法运算的基本规则：(1)逢二进一。(2)最低位是两个数最低位的叠加，不需考虑进位。(3)其余各位都是三个数相加，包括加数被、加数和低位来的进位。(4)任何位相加都产生两个结果：本位和、向高位的进位。用半加器实现用全加器实现第32页/共70页（3-33）一、半加器半加运算不考虑从低位来的进位。设：A-加数；B-被

9、加数；S-本位和；C-进位。真值表第33页/共70页（3-34）逻辑图半加器ABCS逻辑符号=1&ABSC第34页/共70页（3-35）二、全加器：an-加数；bn-被加数；cn-1-低位的进位；sn-本位和；cn-进位。真值表第35页/共70页（3-36）半加和：所以，全加和：anbncn-1sncn全加器逻辑图逻辑符号半加器半加器1anbncn-1sncnsscc第36页/共70页（3-37）全加器SN74LS183的管脚图114SN74LS1831an1bn1cn-11cn1sn2cn-12cn2sn2an2bnUccGND第37页/共70页（3-38）例：用一片SN74LS183构成两

10、位串行进位全加器。D1bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2C串行进位其它组件：SN74H83-四位串行进位全加器。SN74LS283-四位超前进位全加器。第38页/共70页（3-39）3.4.4 数字比较器比较器的分类：（1）仅比较两个数是否相等。（2）除比较两个数是否相等外，还要比较两个数的大小。第一类的逻辑功能较简单，下面重点介绍第二类比较器。第39页/共70页（3-40）一、一位数值比较器功能表第40页/共70页（3-41）&1ABABA=BABABAB）i-1（A=B）i-1（AB）i（A=B）i（Ab3 1 0 0a3=b3 a2=b2 a

11、1=b1 a0=b0 0 1 0a3=b3 a2=b2 a1=b1 a0 b0 1 0 0a3=b3 a2=b2 a1 b1 1 0 0a3=b3 a2b2 1 0 0a3 B)(A=B)(AB)第45页/共70页（3-46）根据比较规则，可得到四位数码比较器逻辑式：A=B:AB:AB:第46页/共70页（3-47）四位集成电路比较器74LS85A3B2A2A1B1A0B0B3B3(AB)LAB A=B ABGNDA0B0B1A1A2B2A3UCC低位进位向高位位进位(AB)LAB A=B AB）L（ABA=BAB）L（ABA=BAB AC，则A最大；若AB AB）L（ABA=BAB）L（AB

12、A=BABB1B0B3B2（A=B）L11A1A0A3A2B1B0B3B2A1A0A3A2B1B0B3B2A1A0A3A2第50页/共70页（3-51）3.4.5 数据选择器从一组数据中选择一路信号进行传输的电路，称为数据选择器。控制信号输入信号输出信号数据选择器类似一个多投开关。选择哪一路信号由相应的一组控制信号控制。A0A1D3D2D1D0W第51页/共70页（3-52）一位数据选择器：从n个一位数据中选择一个数据。m位数据选择器：从n个m位数据中选择一个数据。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号四二选一选择器n=2,m=4第52页/共70页（3-53）四选一集成数据

13、选择器74LS153功能表控制端：为 或 ，低电平有效。选择端A1 A0：为两个4选1数据选择器共用。其中第53页/共70页（3-54）例：用一片74LS153组成8选1:A2=0:(1)工作；A2=1:(2)工作。D1D7D0D2D3D4D5D6Y1D01D11D21D32D02D12D22D374LS153(1)(2)BAA2(低位）(高位）A0A1选择信号（三位）1第54页/共70页（3-55）八选一集成数据选择器74LS151功能表第55页/共70页（3-56）例：用两片74LS151构成十六选一数据选择器D0D7A0A1A2D0D7A0A1A2&A0A1A2A3D8D15D0D7=0

14、D0D7=1D0D7第56页/共70页（3-57）D0D7A0A1A2D0D7A0A1A2&A0A2A2A3D8D15D0D7=1D8D15=1D8D15第57页/共70页（3-58）3.5 利用中规模组件设计组合电路中规模组件都是为了实现专门的逻辑功能而设计，但是通过适当的连接，可以实现一般的逻辑功能。用中规模组件设计逻辑电路，可以减少连线、提高可靠性。下面介绍用选择器和译码器设计组合逻辑电路的方法。第58页/共70页（3-59）一、用数据选择器设计逻辑电路四选一选择器功能表类似三变量函数的表达式！第59页/共70页（3-60）例：利用四选一选择器实现如下逻辑函数。与四选一选择器输出的逻辑式

15、比较可以令：变换第60页/共70页（3-61）接线图D0D1D2D3A0A1WAGRY“1”74LS153第61页/共70页（3-62）2.用n位地址输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。3.设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以综合为一个输入端。用数据选择器设计逻辑电路小结1.若要产生单输出逻辑函数时,可先考虑数据选择器。第62页/共70页（3-63）二、用线译码器设计多输出逻辑电路从功能表可知：第63页/共70页（3-64）例：用2-4线译码器产生一组多输出函数。参考上页的逻辑式可知第64页/共70页（3-65）接线图&Z2Z1第65

16、页/共70页（3-66）n-2n 线译码器，包含了n变量所有的最小项。加上或门或与非门，可以组成任何形式的输入变量小于n的组合逻辑函数。用线译码器设计多输出计逻辑电路小结若要产生多输出逻辑函数时,使用译码器+门电路较有利。第66页/共70页（3-67）设计方法（步骤）总结：1.由功能确定输入、输出量，写出逻辑式。2.把要用的逻辑组件的逻辑函数式变换成与所求逻辑式相类似的形式：若两者形式上完全相同，则该种组件效果最好。若组件函数式更丰富，则可将多出的输入变量和乘积项适当处理，也可以较方便地得到所需要的逻辑式。若组件的函数式仅是所要产生的逻辑 式的一部分，可以通过扩展方法得到所需逻辑式。第67页/共70页（3-68）扩展方法用使能端或其它输入端扩展，适当加其他门；采用多片组件进行适当连接。3.接线，画出逻辑图。第68页/共70页（3-69）第三章 结束电子技术数字电路部分第69页/共70页（3-70）感谢您的欣赏！第70页/共70页