CMOS模拟集成电路设计ch图实用.pptx

《CMOS模拟集成电路设计ch图实用.pptx》由会员分享，可在线阅读，更多相关《CMOS模拟集成电路设计ch图实用.pptx（22页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、2023/2/211提纲1、概述2、模拟电路的版图技术3、衬底耦合第1页/共22页2023/2/2121、概述版图设计规则：最小宽度、间距、包围、延伸设计规则：最小宽度、间距、包围、延伸latchuplatchup、ESDESD、天线效应、天线效应第2页/共22页2023/2/2132、模拟电路的版图技术2.1 叉指晶体管设计时，栅电阻应小于设计时，栅电阻应小于其跨导的倒数；低噪中，其跨导的倒数；低噪中，栅电阻是栅电阻是1/g1/gmm的的1/51/5到到1/101/10叉指数叉指数NCNCP P 第3页/共22页2023/2/2142.2 对称性第4页/共22页2023/2/2152.2 对

2、称性（续）第5页/共22页2023/2/2162.2 对称性（续）第6页/共22页2023/2/2172.3 参考源的分布第7页/共22页2023/2/2182.3 参考源的分布（续）减小失配第8页/共22页2023/2/2192.4 无源器件 电阻电阻第9页/共22页2023/2/21102.4 无源器件（续）电阻电阻NWELLNWELL电阻电阻第10页/共22页2023/2/21112.4 无源器件（续）电阻电阻工艺导致的变化工艺导致的变化20%30%20%30%LayerLayerR/R/W/W/)T TC C ppm/ppm/C 25CC 25CV VC Cppm/ppm/VVB BC

3、 Cppm/Vppm/V N+N+polypoly3030-800-80050505050P+polyP+poly303020020050505050N+diffN+diff707015001500500500-500-500P+diffP+diff10010016001600500500-500-500N-wellN-well10001000-1500-150020000200003000030000第11页/共22页2023/2/21122.4 无源器件（续）电容电容TypeTypeCapa.Capa.aFaF/m/mmm2 2 V VC Cppm/Vppm/VT TC Cppm/Cppm

4、/CGateGate53005300hugehugebigbigPoly-polyPoly-poly(option)(option)1000100010102525Metal-Metal-metalmetal505020203030Metal-Metal-substratesubstrate30403040Metal-Metal-polypoly50605060Poly-Poly-substratesubstrate120120Junction Junction capacitorscapacitors 10001000bigbigbigbig工艺导致的变化工艺导致的变化5%20%5%20%第

5、12页/共22页2023/2/21132.4 无源器件（续）电感电感SWDP-silicon SubstrateOxideVia2M2M3n n片上螺旋电感片上螺旋电感:n nD:D:直径直径n nW:W:线宽线宽n nS:S:间距间距n nN:N:圈数圈数n n参数参数:n nD,D,决定于面积约束决定于面积约束.n nW,S W,S 和和 N N根据优化以下参数根据优化以下参数得到得到n nDesired inductance LDesired inductance Ln nHigh quality factor QHigh quality factor Qn nHigh self-res

6、onant frequency High self-resonant frequency f fSRSR 第13页/共22页2023/2/21142.4 无源器件（续）电感电感nD:直径:D Q but fsr as parasitic capacitance between substrate and the spiral increases.A good design usually has D WHowever,W Woptopt,skin effects appear in metal traces,increasing,skin effects appear in metal tra

7、ces,increasing R Rs s.n nA good design uses 10 A good design uses 10 m mm W 20 m W 20 m mmmn nS:S:间距间距n nSpacing should be as small as possible.Spacing should be as small as possible.n nS S L L as mutual inductance decreases.as mutual inductance decreases.n nUse minimum metal spacing in the technolo

8、gyUse minimum metal spacing in the technologyn nN:N:圈数圈数n nUse a value that gives a layout convenient to work other parts of Use a value that gives a layout convenient to work other parts of circuitscircuits第14页/共22页2023/2/21152.5 连线 利用差动信号将利用差动信号将串扰转换成共模串扰转换成共模干扰干扰 屏蔽屏蔽 电压降电压降第15页/共22页2023/2/2116第1

9、6页/共22页2023/2/21173、衬底耦合衬底耦合效应第17页/共22页2023/2/2118减小衬底耦合效应的措施 采样差动电路形式采样差动电路形式 数字信号与时钟以互补形式分布数字信号与时钟以互补形式分布 采样更精确的工作模式，采样更精确的工作模式，如信号采样如信号采样 与衬底相连的内引线的电与衬底相连的内引线的电感最小感最小 保护环保护环第18页/共22页2023/2/2119减小衬底耦合效应的措施 地反射地反射由于电路的瞬间大电流，造成相对于由于电路的瞬间大电流，造成相对于“外部地外部地”的衬底电压反射的衬底电压反射因此，衬底与芯片内部的因此，衬底与芯片内部的“地地”连接到一起连接到外部，连接到一起连接到外部，并且模拟与数字分开并且模拟与数字分开第19页/共22页2023/2/2120减小衬底耦合效应的措施 地反射（续）地反射（续）衬底应与那个衬底应与那个“地地”相连？相连？与瞬态电流以及与瞬态电流以及L LA A、L LD D的大小决定。的大小决定。第20页/共22页2023/2/2121减小衬底耦合效应的措施 地反射（续）地反射（续）由于地反射，单端输入的参考电位由于地反射，单端输入的参考电位会受到严重影响。可采用差动的工会受到严重影响。可采用差动的工作方式。作方式。第21页/共22页2023/2/2122感谢您的欣赏！第22页/共22页