多功能数字钟电路设计.pdf

《多功能数字钟电路设计.pdf》由会员分享，可在线阅读，更多相关《多功能数字钟电路设计.pdf（11页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、多功能数字钟电路设计 一、数字电子钟设计摘要2 二、数字电子钟方案框图2 三、单元电路设计及相关元器件的选择3 1.6 进制计数器电路的设计3 2.10 进制计数器电路的设计4 3.60 进制计数器电路的设计4 4.时间计数器电路的设计5 5.校正电路的设计6 6.时钟电路的设计7 7.整点报时电路设计8 8.译码驱动及单元显示电路9 四、系统电路总图及原理9 五、经验体会10 六、参考文献10 附录 A:系统电路原理图 附录 B:元器件清单 一、数字电子钟设计摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命

2、，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。二、数字电子钟方案框图 图 1 数字电子钟方案框图 三、单元电路设计和元器件的选择 1.6 进制计数器电路的设计 现要设计一个6进制的计数器，采用一片中规模集成电路74LS90N芯片，先接成十进制，再转换成 6 进制，利用“反馈清零”的方法即可实现

3、6 进制计数，如图 2 所示。图 2 2.10 进制电路设计 图 3 3.60 进数器电路的设计“秒”计数器与“分”计数器都是六十进制，它由一级十进制计数器和一级六进制计数器连接而成，如图 4 所示，采用两片中规模集成电路 74LS90N 串接起来构成“秒”“分”计数器。图 4 4.时间计数器电路的设计 时计数电路由 U1 和 U2 组成的 24 进制电路，如图 5 所示。图 5 5.校正电路的设计。校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，

4、因此，应截断分个位和时个位的直接计数通路，并采用正常计时信号与校正信号可以随时切换的电路接入其中。图 6 所示为所设计的校时电路。如图 6 所示，当开关打向下时，因为校正信号和 0 相与的输出为 0，而开关的另一端接高电平，正常输入信号可以顺利通过与或门，故校时电路处于正常计时状态；当开关打向上时，情况正好与上述相反，这时校时电路处于校时状态。与非门可选 74LS01N，非门则可用与非门 2 个输入端并接来代替节省芯片。因此实际使用时，须对开关的状态进行消除抖动处理，图 6 为加 2 个的电容。图 6 6时钟电路的设计 通常，数字钟的晶体振荡器输出频率较高，为了得到 1Hz 的秒信号输入，需要

5、对振荡器的输出信号进行分频。通常实现分频器的电路是计数器电路，一般采用多级 2 进制计数器来实现。例如，将 32768Hz 的振荡信号分频为 1HZ 的分频倍数为 32768（152），即实现该分频功能的计数器相当于 15 级 2 进制计数器。从尽量减少元器件数量的角度来考虑，这里可选多极进制计数电路 CD4060 和CD4040来构成分频电路。CD4060和 CD4040在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。时钟脉冲电路由晶体振荡器电路和分频器电路构成，4060BD同时构成振荡电路和分频电路。如下图，在 MR 和 RS 之间接入振荡器外

6、接元件可实现振荡，并利用时计数电路中多一个2 分频器可实现15 级 2 分频，即可得1Hz 信号。图 7 7.整点报时电路设计 根据要求，电路应在整点前 10 秒钟内开始整点报时，即当时间在 59 分 50秒到 59 分 59 秒期间时，报时电路报时控制信号。当时间在 59 分 50 秒到 59 分59 秒期间时，分十位、分个位和秒十位均保持不变，分别为 5、9 和 5，因此可将分计数器十位的 Q和 Q、个位的 Q和 Q及秒计数器十位的 Q和 Q相与，从而产生报时控制信号。选蜂鸣器为电声器件，蜂鸣器是一种压电电声器件，当其两端加上一个直流电压时酒会发出鸣叫声，两个输入端是极性的，其较长引脚应与

7、高电位相连，图8 的三极管时为了驱动蜂鸣器。图 8 8.译码驱动及单元显示电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。DCD_HEX_BLUE 本身自带译码驱动电路，所以直接与相应计数器相连接即可。图 9 四、系统电路总图及原理 数字电子钟系统电路总图如图 10 所示。图 10 五、经验体会 此次我的数字电子钟设计过程，是一次学习的过程，之前我们在数电课上学了许多相关理论，说白了只是为应付考试，等考完试，很多知识就会慢慢的被忘得不留痕迹。但如果我们将我们所学的知识去运用，我们就能轻松掌握它。此次数字电子钟的设计，就是这样一个过程，它让我们熟悉了一些芯

8、片的结构及掌握了它的工作原理和其具体的使用方法。加深了我们对课本上所学的模拟电子技术与数字电子技术知识的理解，使我分析处理电路，设计电路的能力得到很大程度的提升。这次的课程设计我用到了许多芯片，比如计数器，译码器等等，经过认真的操作分析，我懂得了它们在实际中的用途，其实在我们身边的很多数字钟电路，这些都是我们自己可以实现的。这让我对我所学的知识产生了更加浓厚的兴趣。虽然在这次设计过程中，遇到了许多问题，很多理论学得不透，但最终通过查资料得到了解决，我很享受这次自己设计的过程，它让我很受益！六、参考文献 1 模拟电子技术基础 康华光 主编 高等教育出版社 2 数字电子技术基础康华光 主编 高等教育出版社 3 电子电路计算机仿真分析黄志玮 主编 电子工业出版社 附录 B 元器件清单 元件型号 名称 数量 74LS90N 译码器 7 74LS08J 2 输入与门 3 S1,s2 开关 2 74LS01D 2 输入与非门 8 74LS40N 4 输入与非门 4 74LS04N 反相器 4 74LS00N 2 输入与非门 4 BJT_NPN 晶体管 1 BUZZER 蜂鸣器 1 CRYSTAL 晶振 1 C1,C2,C3,C4 电容器 4 R1,R2,R3,R4,R5 电阻 5 DCD_HEX_BLUE 数码显示器 6 4060BD_5V 译码器 1