数字逻辑与数字系统-时序逻辑2课件.ppt

《数字逻辑与数字系统-时序逻辑2课件.ppt》由会员分享，可在线阅读，更多相关《数字逻辑与数字系统-时序逻辑2课件.ppt（25页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、五、同步时序逻辑设计五、同步时序逻辑设计同步时序逻辑设计的步骤：见教本同步时序逻辑设计的步骤：见教本P90！第四章第四章 时序逻辑（续）时序逻辑（续）1）、分析设计要求，建立原始状态图，并化简；）、分析设计要求，建立原始状态图，并化简；2）、确定触发器数目和类型，选择状态编码；）、确定触发器数目和类型，选择状态编码；3）、求状态方程、输出方程，能否自启动；）、求状态方程、输出方程，能否自启动；4）、求驱动方程；）、求驱动方程；5）、画逻辑图。）、画逻辑图。例例1、设计一个设计一个“111”时序检测器，当接连三个或三时序检测器，当接连三个或三个以上个以上“1”电平输入检测时，输出为电平输入检测时

2、，输出为“1”点平，其点平，其它情况下输出为它情况下输出为“0”电平。电平。解：解：（1）建立原始状态图，并化简）建立原始状态图，并化简“111”检测器Z输出输入XCP一个一个1未送入以前检测器（即初态）状态为：未送入以前检测器（即初态）状态为：S0 送入送入1个个1以后的状态为：以后的状态为：S1连续送入连续送入2个个1以后的状态为：以后的状态为：S2连续送入连续送入3个或个或3个以上个以上1以后的状态为：以后的状态为：S3原始状态图（原始状态图（X/Z）：）：S0 S2S3S11/00/01/01/11/10/00/00/0 比较比较S2和和S3状态可发现：在相同输入条状态可发现：在相同输

3、入条件下它们转换到同样的次态去，而且转换后件下它们转换到同样的次态去，而且转换后得到同样的输出。因此，得到同样的输出。因此，S2和和S3为等价状态，为等价状态，可以合并为一个。可以合并为一个。从物理上不难理解，因为当电路处于从物理上不难理解，因为当电路处于S2时，表明已连时，表明已连续输入两个续输入两个1，这时只要输入再为，这时只要输入再为1，就表明是连续输入三，就表明是连续输入三个个1的情况，无须再设置一个电路状态。的情况，无须再设置一个电路状态。对原始状态图化简：对原始状态图化简：0/0 S2S0S11/00/01/01/10/0（2）触发器选型及状态分配触发器选型及状态分配选用选用JK触

4、发器，触发器，2nN=3得：得：n=2，即用两个，即用两个JK触发器（触发器（F2、F1）取取 S0=00，S1=01，S2=10标准：得到的电路最简，能自启动！标准：得到的电路最简，能自启动！Q2Q1X0 0 0Q100 01 11 10011 0 0无效状态：无效状态：Q2Q1=11当X=1，1110当X=0，1100所以，能自启动！所以，能自启动！(4)、驱动方程：、驱动方程：（2）式变为：）式变为：与状态方程比较得：与状态方程比较得：（1）式变为：）式变为：与状态方程比较得：与状态方程比较得：（5）、逻辑图）、逻辑图J1K1Q1J2K2Q2CPZX（2）触发器选型及状态分配）触发器选型

5、及状态分配2nN=10，所以，所以，n=4即：选用即：选用4个个JK触发器触发器选用选用8421编码（编码（Q4Q3Q2Q1）（也可选余（也可选余3码或余码或余3循环码）循环码）即：Q4Q3Q2Q1 /c0000 0001 0010 0011 0100 1001 1000 0111 0110 0101/0/0/0/0/0/0/0/0/0/0（3）、输出方程、状态方程）、输出方程、状态方程 0 0 0 0 0 0 0 0 0 1 Q4Q300 01 11 10Q2Q1C00011110同理可得：同理可得：能自启动！能自启动！自启动：自启动：无效状态：1010 1011 01001100 1101

6、 010011011110 1111 0000 /0/1/0/1/0/1六、异步时序逻辑设计六、异步时序逻辑设计一般步骤：一般步骤：1）、分析设计要求，建立原始状态图，并化简；）、分析设计要求，建立原始状态图，并化简；2）、确定触发器数目和类型，选择状态编码；）、确定触发器数目和类型，选择状态编码；3）、）、画时序图，选择时钟方程；画时序图，选择时钟方程；4）、求状态方程、输出方程，检查能否自启动；）、求状态方程、输出方程，检查能否自启动；5）、求驱动方程；）、求驱动方程；6）、画逻辑图。）、画逻辑图。例例1、设计一个异步七进制计数器。设计一个异步七进制计数器。解解：（1）建立原始状态图：）建

7、立原始状态图：异步计数器CP计数脉冲C进位脉冲计数器应有七个状态，既计数器应有七个状态，既N=7，分别用，分别用S0，S1S6表示，表示，得：得：/c：S0 S1 S2 S3 S6 S5 S4 /0/0/0/0/0/0/112 3 4 5 6 78CPQ1Q2Q3C选择时钟方程原则选择时钟方程原则1：在状态改变处必须有相应的边沿；在状态改变处必须有相应的边沿；选择时钟方程原则选择时钟方程原则2：在满足原则在满足原则1条件下，脉冲个数应最少。条件下，脉冲个数应最少。可选：可选：CP1=CP （原则（原则1）CP2=CP （原则（原则1）CP3=Q2 （原则原则2）（4）求状态方程、输出方程、能否

8、自启动）求状态方程、输出方程、能否自启动0100 01 11 10001 010 100 011101 110 000为加法计数器次态卡诺图为加法计数器次态卡诺图 对于任何一个触发器的次态来说，除了无对于任何一个触发器的次态来说，除了无效状态可以当作约束项处理外，没有时钟脉冲效状态可以当作约束项处理外，没有时钟脉冲时，电路的状态也应该当成约束项处理，实际时，电路的状态也应该当成约束项处理，实际为其次态不会改变。为其次态不会改变。各个触发器的次态卡诺图为：各个触发器的次态卡诺图为：00 01 11 100100 01 11 1000 01 11 100101Q1Q2Q1Q3Q2Q1Q2Q1Q3Q

9、3Q3Q21 0 0 11 0 00 1 0 10 1 0 1 0化简得：化简得：00 01 11 1001Q2Q1Q3输出方程：输出方程：C0 0 0 00 0 1无效状态：无效状态：/c 111 000/1可自启动！可自启动！（5）求驱动方程：）求驱动方程：与JK触发器状态方程比较得：（6）、画逻辑图（略）、画逻辑图（略）解：解：计数器的状态分别用计数器的状态分别用S0，S1S6表示，得：表示，得：/M：S0 S1 S2 S3 S6 S5 S4 /0/0/0/0/0/0/0例例2、设计一个可控制异步加法计数器，要求控制信设计一个可控制异步加法计数器，要求控制信号号M=0时，为七进制；时，为七进制；M=1时，为三进制。时，为三进制。Q3Q2Q1000001010 011100101110/1/1/1选用选用3个个JK触发器。触发器。00 01 11 10Q2Q1Q200011110 1 0 0 1 1 0 0 1 0 00 01 11 10Q2Q1Q100011110 0 1 0 1 1 1 0 0 0 1 mQ3 mQ3 1 0 000 01 11 10Q2Q1Q300011110mQ3逻辑图逻辑图(略略)