计算机组成原理第3章.ppt

《计算机组成原理第3章.ppt》由会员分享，可在线阅读，更多相关《计算机组成原理第3章.ppt（72页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第三章第三章 存储系统存储系统 13.1 3.1 存储系统概述存储系统概述一、存储器分类一、存储器分类1 1、按存储介质分类、按存储介质分类 存储介质存储介质必须有必须有区别明显的两个物理状态区别明显的两个物理状态(表示表示0/1)0/1)*半导体存储器：半导体存储器：如内存；如内存；*磁性材料存储器：磁性材料存储器：如磁盘、磁带；如磁盘、磁带；*光介质存储器：光介质存储器：如光盘如光盘非易失存储器非易失存储器易失性存储器易失性存储器2 2、按存取方式及功能分类、按存取方式及功能分类 *顺序存取存储器顺序存取存储器(SAM)(SAM)：按按记录块记录块为单位进行编址，为单位进行编址，存取时间与

2、存取时间与读读/写头到访问地址的相对位置写头到访问地址的相对位置有关；有关；*随机存取存储器随机存取存储器(RAM)(RAM)：按按存储字存储字为单位进行编址，为单位进行编址，存取时间与访问的地址无关存取时间与访问的地址无关(时间固定时间固定)；23 3、按在计算机中的作用分类、按在计算机中的作用分类 *直接存取存储器直接存取存储器(DAM)(DAM)：信息存取信息存取区域定位区域定位与与RAMRAM类似，类似，区域内操作区域内操作与与SAMSAM类似；类似；*只读存储器只读存储器(ROM)(ROM)：操作方式为操作方式为只能取、不能存只能取、不能存 可由可由RAMRAM或或DAMDAM构成，

3、信息读取的定位由存储器结构决定构成，信息读取的定位由存储器结构决定 *主存储器主存储器(MM)(MM)：可直接可直接与与CPUCPU交换信息交换信息的的MEMMEM 构成构成MOSMOS型半导体、动态型半导体、动态RAMRAM和和ROMROM *辅助存储器辅助存储器(AM)(AM)：主存的后援主存的后援MEMMEM 构成构成磁性磁性/光介质材料、光介质材料、SAM/DAMSAM/DAM *高速缓冲存储器高速缓冲存储器(Cache)(Cache)：CPUCPU与主存间与主存间的缓冲的缓冲MEMMEM 构成构成MOSMOS型半导体、静态型半导体、静态RAMRAM *控制存储器控制存储器(CM)(C

4、M)：CPUCPU内部内部存放微程序的存放微程序的MEMMEM 构成构成MOSMOS型半导体、型半导体、ROMROM3二、存储器的主要性能指标二、存储器的主要性能指标 *容量容量(S)(S)：能存储的二进制信息总量，常以字节能存储的二进制信息总量，常以字节(B)(B)为单位为单位 *速度速度(B)(B)：常用带宽、存取时间或存取周期表示常用带宽、存取时间或存取周期表示 存取时间存取时间(T(TA A)指指MEMMEM从收到命令到结果输出从收到命令到结果输出所需时间；所需时间；存取周期存取周期(T(TM M)指指连续访存连续访存的最小间隔时间，的最小间隔时间，T TM M=T=TA A+T+T恢

5、复恢复 *价格：价格：常用总价格常用总价格C C或每位价格或每位价格c c表示，表示，c=C/Sc=C/S。带宽带宽(B(BM M)指指单位时间内单位时间内MEMMEM最多可读写最多可读写的二进制位数；的二进制位数；B BM M=W/T=W/TM M，其中，其中W W为一次读写的数据宽度，为一次读写的数据宽度，常以常以bpsbps为单位为单位4三、层次结构存储系统三、层次结构存储系统1 1、层次结构的引入、层次结构的引入 *程序访问程序访问局部性规律：局部性规律：程序执行时，指令和数据呈现的程序执行时，指令和数据呈现的相对相对簇聚特性簇聚特性。*用户需求矛盾的解决方案：用户需求矛盾的解决方案：

6、*用户需求的矛盾：用户需求的矛盾：需求需求大容量、高速度、低价格大容量、高速度、低价格 矛盾矛盾？时间局部性时间局部性被访问过的信息被访问过的信息，可能很快，可能很快被再次访问被再次访问；空间局部性空间局部性被访问信息的被访问信息的相邻信息相邻信息，可能很快，可能很快被访问被访问高速度、大容量、低价格高速度、大容量、低价格 近期常用数据近期常用数据放在放在“前方前方”MEM(MEM(快而小快而小快而小快而小)中；中；近期不用数据近期不用数据放在放在“后方后方”MEM(MEM(慢而大慢而大慢而大慢而大)中。中。52 2、层次结构的存储系统、层次结构的存储系统(1)(1)层次存储系统组成层次存储系

7、统组成 *思想：思想：用用多种类型多种类型MEMMEM构成前方构成前方-后方的后方的层次结构层次结构；各层各层MEMMEM之间信息传递之间信息传递是是“透明透明”的的S SM1M1SSM2M2SBBM2M2BBMnMn 前方前方MEMMEM中信息中信息为后方为后方MEMMEM中信息的中信息的副本副本；寄存器寄存器M M1 1M M2 2M Mn n存储系统存储系统CPUCPUM M1 1M M2 2M Mn n(2)(2)常见的存储系统层次结构常见的存储系统层次结构 围绕主存的层次结构一般为围绕主存的层次结构一般为“Cache-Cache-主存主存-辅存辅存”三种三种MEMMEM构成的构成的两

8、个存储层次两个存储层次CacheCache辅存辅存主存主存6 *“Cache-Cache-主存主存”存储层次：存储层次：-设置设置高速缓冲存储器高速缓冲存储器 目标目标解决解决主存速度主存速度问题问题(Cache(Cache的速度，主存的容量的速度，主存的容量)CPUCPUCacheCache主存主存辅助辅助硬件硬件主存主存地址地址CPUCPU主存主存辅存辅存辅助辅助软件软件主存主存地址地址程序覆盖技术程序覆盖技术CPUCPU主存主存辅存辅存辅助辅助软软硬硬硬硬件件程序程序地址地址虚拟存储技术虚拟存储技术OSOS程序程序虚拟存储器虚拟存储器-按按程序地址程序地址访问的访问的“存储器存储器”用户

9、程序用户程序 *“主存主存-辅存辅存”存储层次：存储层次：目标目标解决解决主存容量主存容量问题问题(主存的速度，辅存的容量主存的速度，辅存的容量)可能存在：可能存在：(执行的执行的)程序空间程序空间主存空间主存空间7(3)(3)层次存储系统的工作方式层次存储系统的工作方式 *程序执行需求：程序执行需求：即将执行的即将执行的指令和数据存放在指令和数据存放在主存主存中中 *层次存储系统的工作方式：层次存储系统的工作方式：虚拟存储器虚拟存储器程序地址程序地址CPUCPU辅存辅存辅辅存存地地址址产生硬件中断产生硬件中断/异常，由异常，由OSOS处理处理虚存辅虚存辅助硬件助硬件虚存辅虚存辅助软件助软件主

10、存地址主存地址不命中不命中命中命中主存主存主存主存CacheCacheC Ca ac ch he e地地址址主主存存地地址址CacheCache辅辅助硬件助硬件不命中不命中命命中中83.2 3.2 半导体存储器基础半导体存储器基础静态静态RAM(SRAM)RAM(SRAM)动态动态RAM(DRAM)RAM(DRAM)半导体半导体ROMROM(永久型永久型)双极型双极型RAM(TTLRAM(TTL、ECL)ECL)MOSMOS型型RAMRAM半导体半导体RAMRAM(易失型易失型)MROM MROM PROMPROMEPROMEPROMEEPROM(EEEPROM(E2 2PROM)PROM)F

11、LASHFLASH *静态静态RAMRAM用用触发器触发器存储信息，存储信息，长时间不访问及信息读出后长时间不访问及信息读出后信息值信息值(状态状态)保持不变保持不变；*动态动态RAMRAM用用电容电容存储信息，存储信息，长时间不访问及信息读出后长时间不访问及信息读出后信信息值息值(状态状态)被破坏被破坏，需，需及时恢复及时恢复信息值信息值(称为刷新及再生称为刷新及再生)。91 1、SRAMSRAM存储元的组成原理存储元的组成原理 存储元存储元RAMRAM中存储中存储1 1位二进制信息的电路；位二进制信息的电路；一、静态一、静态RAM(Static RAMRAM(Static RAM，SRAM

12、)SRAM)保持保持使使W=VW=V地地TT5 5和和T T6 6截止截止TT1 1、T T2 2状态保持不变；状态保持不变；写入写入在在W W线上加正脉冲线上加正脉冲(时时长为写入延迟长为写入延迟)T)T5 5和和T T6 6导通；导通；若写若写“0 0”，使，使D=VD=V地地、D=VD=V中中TT2 2截止截止T T1 1导通导通；若写；若写“1 1”，使，使T T1 1截止截止T T2 2导通导通；读出读出在在W W线上加正脉冲线上加正脉冲；D=D=VD=D=V中中DD或或D D产生压降产生压降(若若信息为信息为“0 0”则则D D电压下降电压下降)用差动放大器可检测出所读信息，用差动

13、放大器可检测出所读信息，T T1 1、T T2 2状态保持不变状态保持不变(非破坏性读非破坏性读)。*6 *6管管MOSMOS静态存储元工作原理：静态存储元工作原理：字选择线字选择线W W6 6管管MOSMOS型静态存储元电路型静态存储元电路V VCCCCT T1 1T T2 2A AB BD DD DT T5 5T T6 6T T4 4T T3 3102 2、SRAMSRAM芯片的组成原理芯片的组成原理(1)(1)存储芯片基本组成存储芯片基本组成 主要由存储阵列、地址译码器、主要由存储阵列、地址译码器、I/OI/O电路、控制电路等组成电路、控制电路等组成 *存储阵列：存储阵列：不同的存储单元

14、有不同的存储单元有一维一维和和二维二维两种组织方式两种组织方式X X译译码码器器64646464存储矩阵存储矩阵I/OI/O电路电路读读/写写WEWE驱驱动动器器0 01 16363A A6 6A A7 7A A1111Y Y译码器译码器A A0 0 A A1 1 A A5 5输出驱动器输出驱动器控制电路控制电路数据数据D D片选片选CSCS 正方形阵列正方形阵列 减少减少信号延迟信号延迟可可减少减少连线长度连线长度 地址译码方式地址译码方式决定决定11 *地址译码器：地址译码器：有有一维一维、二维二维两种译码方式两种译码方式 译码器输出线数译码器输出线数2 2M M根根 2222M/2M/2

15、根根 *驱动器：驱动器：X X译码器每个输出译码器每个输出需控制需控制同一行各存储元同一行各存储元的字选线的字选线 设置设置驱动器驱动器增加驱动能力增加驱动能力 I/OI/O电路电路输出时需驱动输出时需驱动总线信号总线信号(负载大负载大)X X译译码码器器A A6 6A A1111D DI/OI/O电路电路读读 写写Y Y译码器译码器数据数据D DA A0 0 A A5 5存储元存储元存储元存储元存储元存储元存储元存储元D DD DD D驱驱动动器器输出驱动器输出驱动器 常见译码方式常见译码方式二维译码方式二维译码方式 同一列存储元同一列存储元共用位选择线共用位选择线12 *I/O *I/O电

16、路：电路：根据根据内部读内部读/写信号写信号，检测，检测/控制控制D D及及D D线线 被选存储元被选存储元 *片选与控制电路：片选与控制电路：片选片选MEMMEM常由常由多个芯片多个芯片组成，组成，读读/写操作写操作常针对常针对某个芯片某个芯片D DA A0 0A A6 6WEWEA A7 7CSCSCSCS1#1#芯片芯片(地址范围为地址范围为128255)128255)0#0#芯片芯片(地址范围为地址范围为0127)0127)控制电路控制电路根据片选根据片选CSCS及及WEWE信号信号 生成生成内部读内部读/写信号写信号CSCS写写读读WEWE&1113(2)SAM(2)SAM芯片参数与

17、结构芯片参数与结构 *芯片相关参数：芯片相关参数：存储阵列容量存储阵列容量 数据引脚数量数据引脚数量 地址引脚数量地址引脚数量 练习练习11某某SRAMSRAM芯片容量为芯片容量为4K4K位，数据引脚位，数据引脚(双向双向)为为8 8根，地根，地址引脚为多少根？若数据引脚改为址引脚为多少根？若数据引脚改为3232根，地址引脚为多少根？根，地址引脚为多少根？1114 *SRAM *SRAM芯片结构组织：芯片结构组织：-以以Intel 2114 SRAMIntel 2114 SRAM芯片为例芯片为例 参数参数容量容量=1K41K4位，位，数据引脚数据引脚=4 4根根(双向双向)，地址引脚地址引脚=

18、1010根根 结构结构正方形存储阵列正方形存储阵列(6464)(6464)；I/OI/O电路；电路；二维译码二维译码行行译译码码器器A A3 3A A8 8I/OI/O电路电路列译码器列译码器A A2 2 A A1 1 A A0 0 A A9 9D DD D D DD DD DD D D DD DD D0 0D D3 3I/OI/O电路电路读读写写CSCS&WEWEY Y0 0Y Y6363Y Y0 0 Y Y1515存储元存储元存储元存储元存储元存储元存储元存储元6464行行6464列列存储元存储元存储元存储元存储元存储元存储元存储元13153 3、SRAMSRAM芯片的读写时序芯片的读写时

19、序 *读周期时序：读周期时序：(存储器对外部信号的存储器对外部信号的时序要求时序要求时序要求时序要求)t tA At tRCRC地址地址CSCSI/OI/O1414WEWEt tOTDOTDt tCOCOt tCXCX数据出数据出 SRAM SRAMCSCS有效有效时时开始读开始读操作、操作、CSCS无效时无效时结束读结束读操作操作 1316 *写周期时序：写周期时序：t tWCWC地址地址CSCSI/OI/O1414WEWEt tAWAWt tW Wt tWRWRt tDWDWt tDHDH数据入数据入 SRAM SRAMCSCS有效有效时时开始写开始写操作、操作、CSCS无效时无效时结束写

20、结束写操作操作17二、动态存储器二、动态存储器(Dynamic RAM(Dynamic RAM，DRAM)DRAM)1 1、动态、动态RAMRAM存储元工作原理存储元工作原理写入写入所写数据加到所写数据加到WDWD上上；打开打开T T3 3对对C CS S充电充电/放电放电保持保持断开断开T T3 3无放电回路无放电回路CCS S可保存信息可保存信息(会会缓慢泄漏缓慢泄漏)需定时刷新需定时刷新C CS S中信息中信息读出读出在在上加正脉冲上加正脉冲对对C CD D预充电；预充电；打开打开T T2 2读读RDRD上电压变化上电压变化(非破坏性读非破坏性读)刷新刷新先读出先读出数据、数据、再写入再

21、写入所读数据所读数据 *3 *3管管MOSMOS式动态存储元工作原理：式动态存储元工作原理：动态动态RAMRAM目标：目标：降低功耗、节约成本降低功耗、节约成本写数据线写数据线WDWD读选择线读选择线T T4 4E ED D读数据线读数据线RDRD预充电预充电C CD D&字选字选择线择线T T3 3T T2 2C CS ST T1 1写选择线写选择线读选择读选择写选择写选择1018数据线数据线D DC CD D字选择线字选择线X XT T1 1C CS S *单管单管MOSMOS式动态存储元工作原理：式动态存储元工作原理：写入写入所写数据加到所写数据加到D D上上，打开打开T T1 1对对C

22、 CS S充电或放电；充电或放电；保持保持断开断开T T1 1无放电回路无放电回路信息存信息存 储在储在C CS S中中(会缓慢泄漏会缓慢泄漏)；读出读出在在D D上加正脉冲上加正脉冲对对C CD D预充电，预充电，打开打开T T1 1读读D D上上电压变化电压变化(破坏性读破坏性读)C CS S得到充电得到充电 刷新刷新步骤与读操作完全相同。步骤与读操作完全相同。立即立即用所读数据用所读数据对对C CS S重新写入重新写入称为称为再生再生再生再生192 2、DRAMDRAM芯片的基本组成芯片的基本组成20(2)(2)单管单管MOSMOS式式DRAMDRAM芯片的组成芯片的组成 *基本结构：基

23、本结构：通常通常通常通常采用采用地址分两次传送方式地址分两次传送方式组织组织 增设增设地址锁存器地址锁存器、时序控制电路时序控制电路，再生电路再生电路19X X译译码码器器I/OI/O电路电路Y Y译码器译码器D D读出读出再生再生放大器放大器A A6 6A A1111A A5 5 A A0 064646464D DD DWEWE时序控制时序控制电路电路行行地地址址锁锁存存器器列地址锁存器列地址锁存器RASRASCASCASA A5 5AA0 0行时钟行时钟列时钟列时钟写时钟写时钟读出读出再生再生放大器放大器 *芯片操作：芯片操作：读、写、刷新读、写、刷新(行刷新行刷新方式方式 无列地址无列地

24、址)21(3)DRAM(3)DRAM芯片组成示例芯片组成示例 *Intel 4116 *Intel 4116芯片：芯片：单管单管MOSMOS存储元、地址分两次传送存储元、地址分两次传送 参数参数容量容量=16K1=16K1位；地址引脚位；地址引脚=14/2=7=14/2=7根；根；数据引脚数据引脚=2=2根根(单向单向D DININ/D/DOUTOUT、共、共1 1位宽度位宽度)结构结构2 2个个6412864128存储阵列，时钟发生器串联存储阵列，时钟发生器串联6:646:64行行译码器译码器6412864128存储矩阵存储矩阵128128个读出个读出再生放大器再生放大器7:1287:128

25、列译码器列译码器6412864128存储矩阵存储矩阵行时钟发生器行时钟发生器列时钟发生器列时钟发生器写时钟发生器写时钟发生器数据输数据输入缓冲入缓冲数据输数据输出驱动出驱动RASRASCASCAS WE WED DININD DOUTOUT6:646:64行行译码器译码器A A1212A A7 7A A1313A A6 6A A0 0A A6 6 A A0 0列列地地址址锁锁存存器器行行地地址址锁锁存存器器223 3、DRAMDRAM芯片的操作时序芯片的操作时序 *读周期时序：读周期时序：t tA At tCRDCRD地址地址I/OI/O有效有效t tDOHDOHt tCACCAC行地址行地址

26、列地址列地址t tAHAHt tAHAHt tRACRACt tRCLRCLRASRASWEWECASCAS DRAM DRAMRASRAS有效时有效时开始开始操作、操作、RASRAS无效时无效时结束结束操作操作23 *刷新周期时序：刷新周期时序：与读周期类似，区别在于与读周期类似，区别在于CASCAS在整个操作过程中无效在整个操作过程中无效 行刷新行刷新行刷新行刷新时时不需要列地址不需要列地址t tA At tCRFCRF地址地址I/OI/O行地址行地址t tRCRCRASRASCASCASt tDOHDOH23244 4、DRAMDRAM芯片的刷新芯片的刷新 *刷新周期：刷新周期：同一存储

27、元同一存储元连续两次刷新的最大间隔连续两次刷新的最大间隔；与与DRAMDRAM存储元材料及芯片组成有关存储元材料及芯片组成有关 *刷新方法：刷新方法：每个刷新周期内，每个刷新周期内，循环进行循环进行所有行所有行的的行刷新行刷新(1)DRAM(1)DRAM芯片刷新方式芯片刷新方式 通常有通常有集中式、分散式、异步式三种方式集中式、分散式、异步式三种方式 *集中式刷新：集中式刷新：将所有行刷新将所有行刷新集中集中在刷新周期的后部在刷新周期的后部周期序号周期序号 1 1 2 n n+1 n+2 n+m2 n n+1 n+2 n+m地址行号地址行号X X Y Y R R 0 1 0 1 m-m-1 1

28、t tC C t tC C t tC C t tC C t tC C t tC C读读/写写/空闲空闲刷新刷新刷新周期刷新周期(如如2ms)2ms)时长时长t tC C芯片的存取周期芯片的存取周期mm行刷新的循环次数行刷新的循环次数nn刷新周期内可访存次数刷新周期内可访存次数设设t tC C=0.5us=0.5us、m=128m=128次，则次，则n=2000/0.5-128=3872n=2000/0.5-128=3872次次 特点特点存在存在“死区死区”(不能进行读不能进行读/写操作的时间段写操作的时间段)25 *分散式刷新：分散式刷新：将行刷新分散在将行刷新分散在每个存取周期每个存取周期中

29、中地址行号地址行号R/W R/W R/W R/W R/W R/W R/W R/W R/W R/W R/WR/W REF REF REF REF REFREF X X 0 0 Y Y 1 1 R R m-1m-1 A BA B t tM M t tR R刷新周期刷新周期真实刷新真实刷新 t tC C停止刷新停止刷新 特点特点避免了避免了“死区死区”，增加了存取时间，增加了存取时间(1(1倍倍)*异步式刷新：异步式刷新：将行刷新将行刷新均匀分布均匀分布在刷新周期中在刷新周期中15.5s15.5s地址行号地址行号X Y X Y 0 0 R R S S 1 1 A BA B m-1m-1t tC C

30、t tC C t tC C t tC C t tC C t tC C t tC C t tC C t tC CR/W R/W R/WR/W REFREF R/W R/W R/WR/W REF REF R/W R/W R/W R/W REFREF15.5s15.5s15.5s15.5s刷新周期刷新周期(如如2ms)2ms)设芯片需刷新设芯片需刷新128128次，则每次刷新间隔次，则每次刷新间隔2000/128=15.5s2000/128=15.5s 特点特点“死区死区”可忽略，支持固有的存取周期可忽略，支持固有的存取周期 最常用最常用最常用最常用26(2)DRAM(2)DRAM芯片刷新实现芯片刷

31、新实现 按约定的刷新方式按约定的刷新方式，由，由专用电路专用电路定时产生定时产生行刷新命令行刷新命令 *DRAM *DRAM芯片的刷新电路：芯片的刷新电路：DRAMDRAM芯片芯片CPUCPU行行/列地址列地址刷新地址计数器刷新地址计数器地址多地址多路开关路开关定时定时发生器发生器仲裁仲裁电路电路刷新定时器刷新定时器地址地址读读/写写RASRASWEWECASCAS固化了刷新方式固化了刷新方式 *刷新电路在计算机的位置：刷新电路在计算机的位置：通常通常通常通常独立存在独立存在于于DRAMDRAM芯片芯片/模块之外模块之外 DRAMDRAM控制器控制器产生行刷新地址产生行刷新地址275 5、MO

32、SMOS型型SRAMSRAM与与DRAMDRAM芯片比较芯片比较 *DRAM *DRAM芯片的优点：芯片的优点：*DRAM *DRAM芯片的缺点：芯片的缺点：DRAM DRAM速度速度远低于远低于SRAM SRAM 使用使用动态元件动态元件(电容电容)所致所致 *RAM *RAM芯片应用：芯片应用：SRAMSRAM芯片芯片常用来构成常用来构成高速度、小容量高速度、小容量MEMMEM，如，如CacheCache DRAMDRAM芯片芯片常用来构成常用来构成大容量大容量MEMMEM，如主存，如主存 DRAM DRAM集成度集成度远高于远高于SRAMSRAM；常采用常采用单管单管MOSMOS存储元存

33、储元 DRAM DRAM地址引脚地址引脚是是SRAMSRAM的一半；的一半；常采用常采用地址分两次传送地址分两次传送方式方式 DRAM DRAM功耗功耗约为约为SRAMSRAM的的1/41/4；采用单管采用单管MOSMOS存储元所致存储元所致 DRAM DRAM成本成本远低于远低于SRAMSRAM28三、只读存储器三、只读存储器(Read only Memory(Read only Memory，R0M)R0M)*ROM *ROM：信息注入信息注入MEMMEM后后不能再改变不能再改变，它具有，它具有非易失性非易失性 *半导体半导体ROMROM：具有具有非易失性非易失性的半导体的半导体MEMME

34、M，如，如EPROMEPROM、FLASHFLASH等等 *ROM *ROM芯片组成：芯片组成：与与SRAMSRAM类似，区别在于类似，区别在于存储元的实现及操作存储元的实现及操作1 1、掩模、掩模ROM(MROM)ROM(MROM)*特征：特征：用户用户不可修改不可修改信息；信息；*存储元状态：存储元状态：用用MOSMOS管管的的有有/无无表示表示“1”/“0”“1”/“0”；行行地地址址译译码码器器A A5 5A A9 9V VCCCCD D列地址译码器列地址译码器A A0 0 A A4 4 选通选通 0 0 1 131310 1 310 1 31 *数据读出：数据读出：字选线加电压时，字

35、选线加电压时，位线电压为所选存储元的数据位线电压为所选存储元的数据292 2、可编程、可编程ROM(PROM)ROM(PROM)*特征：特征：用户可用户可一次性修改一次性修改信息信息(电写入电写入)；*存储元状态：存储元状态：用用二极管二极管/熔丝熔丝的的通通/断断表示表示“1”/“0”“1”/“0”；V VCCCC字选择线字选择线X X数数据据线线D DV VCCCC熔丝未断熔丝未断(“1”)字选择线字选择线X X数数据据线线D D熔丝已断熔丝已断(“0”)V VD DV VD D *数据写入：数据写入：字线字线X X加电压，加电压，若写若写00 V VD D=V=V地地熔丝熔断，熔丝熔断，

36、若写若写11 V VD D=V=V中中熔丝不断；熔丝不断；*数据读出：数据读出：字线字线X X加电压、加电压、V VD D=V=V中中，检测检测V VD D变化可读出数据变化可读出数据303 3、可擦除可编程、可擦除可编程ROM(EPROM)ROM(EPROM)*特征：特征：用户用户可多次修改可多次修改信息信息(电写入、光擦除电写入、光擦除)；*存储元状态：存储元状态：常用常用浮栅雪崩注入浮栅雪崩注入MOSMOS管管(即即FAMOSFAMOS管管)的的浮栅浮栅G Gf f是是/否带电荷否带电荷表示表示“1”/“0”“1”/“0”；D DS SN N基体基体P P源极源极S S漏极漏极D DSi

37、OSiO2 2P P浮栅浮栅G Gf fN N基体基体P P源极源极S S漏极漏极D DSiOSiO2 2P P浮栅浮栅G Gf f314 4、电可擦除可编程、电可擦除可编程ROM(EROM(E2 2PROM)PROM)*特征：特征：用户用户可多次修改可多次修改信息信息(电写入、电擦除电写入、电擦除)；*存储元状态：存储元状态：用用浮栅隧道氧浮栅隧道氧化层化层MOSMOS管管(即即FlotoxFlotox管管)的的浮栅浮栅是是/否带电荷否带电荷表示表示“1”/“0”“1”/“0”；N N 基体基体P PS SD DG GC CSiOSiO2 2P PD DS SG GC C325 5、闪速存储

38、器、闪速存储器(FLASH)(FLASH)*特征：特征：用户用户可多次修改可多次修改信息信息(电写入、电擦除电写入、电擦除)；*存储元状态：存储元状态：与叠栅与叠栅EPROMEPROM类似，但类似，但氧化层氧化层更薄更薄D DS SP P基体基体N NS SD DG GC CSiOSiO2 2N NG GC C操作操作速度更快速度更快速度更快速度更快333.3 3.3 主存储器主存储器一、主存储器的组成一、主存储器的组成 *主存储器相关概念：主存储器相关概念：主存容量主存容量=主存单元长度主存单元长度主存单元个数主存单元个数实际配置实际配置的主存的主存b bw-1w-1 b b0 0主主存存地

39、地址址空空间间主存单元长度主存单元长度00000000 0011 0011 01000100 11111111主存地址长度主存地址长度A An-1n-1 A A0 0计算机结构设计时确定的参数计算机结构设计时确定的参数软硬件遵守此约定软硬件遵守此约定(如如CPUCPU引脚数量引脚数量等等)34 *应用对主存空间的需求：应用对主存空间的需求：系统程序区系统程序区(如机器如机器启动时启动时的的BIOS)BIOS)用户程序区用户程序区(如机器如机器启动后启动后的的OSOS等等)b bx x b b0 00000 1111主主存存地地址址空空间间需求需求只读、非易失性只读、非易失性需求需求读写读写 *

40、主存储器的组成：主存储器的组成：由由ROMROM、RAMRAM芯片芯片组成的组成的特定特定存储字长存储字长的存储器；的存储器；ROM ROM空间大小空间大小固定固定、RAMRAM空间空间大小大小可选配可选配(最大空间最大空间)静态程序区静态程序区(大小固定大小固定)动态程序区动态程序区(大小可选大小可选)SRAMSRAM或或DRAMDRAMROMROM主存单元长度主存单元长度(特定值特定值)CPUCPU按此设置引脚按此设置引脚35二、主存储器的逻辑设计二、主存储器的逻辑设计 存储器容量存储器容量=存储字长存储字长存储字数存储字数 =存储单元长度存储单元长度存储单元个数存储单元个数 *主存逻辑设

41、计：主存逻辑设计：使用使用ROMROM、SRAMSRAM或或DRAMDRAM芯片进行芯片进行容量扩展容量扩展，实现实现主存单元长度主存单元长度和和主存单元个数主存单元个数。*存储器容量扩展方法：存储器容量扩展方法：位扩展法、字扩展法、字位扩展法位扩展法、字扩展法、字位扩展法1 1、位扩展法、位扩展法 (又称又称并联扩展并联扩展)*目的：目的：扩展存储器的扩展存储器的存储字长存储字长 *芯片连接特征：芯片连接特征：各芯片各芯片数据引脚数据引脚连接不同，连接不同，其余引脚其余引脚连接相同连接相同36 例例11用用1K11K1位位SRAMSRAMSRAMSRAM芯片芯片芯片芯片构成构成1K41K4位

42、存储模块位存储模块A A9 9A A0 0D D3 3DD0 0WEWE1K1b1K1bSRAMSRAMCSCS1K1b1K1bSRAMSRAM1K1b1K1bSRAMSRAM1K1b1K1bSRAMSRAM1K1b1K1b1K1b1K1bbitbit3 3 bit bit0 00000000000000000000000000000010000000001 11111111111111111111372 2、字扩展法、字扩展法 (又称又称串联扩展串联扩展)*目的：目的：扩展存储器的扩展存储器的存储字数存储字数 例例22用用1K41K4位位SRAMSRAMSRAMSRAM芯片芯片芯片芯片构成构

43、成2K42K4位存储模块位存储模块 解：解：芯片数量芯片数量 各芯片各芯片地址范围地址范围存储模块有存储模块有loglog2 2(2K)=11(2K)=11位地址，位地址，共需共需(2K4b)(1K4b)=2(2K4b)(1K4b)=2片；片；A A9 9A A0 0D D3 3DD0 0WEWE1K4b1K4bSRAM(0#)SRAM(0#)CSCSA A10101K4b1K4bSRAM(1#)SRAM(1#)&b b3 3 b b0 01K4b1K4b(1#)(1#)0 00000000000(000H)0000000000(000H)0 01111111111(3FFH)11111111

44、11(3FFH)1 10000000000(400H)0000000000(400H)1 11111111111(7FFH)1111111111(7FFH)1K4b1K4b(0#)(0#)各芯片各芯片片选有效逻辑片选有效逻辑0#0#、1#1#芯片分别为芯片分别为A A1010=0=0、A A1010=1=1 练习练习11用用1M41M4位位SRAMSRAM芯片构成芯片构成4M44M4位存储模块位存储模块38CSCSA A2121A A20202:42:4译码器译码器1M4(0#)1M4(0#)1M4(1#)1M4(1#)1M4(2#)1M4(2#)1M4(3#)1M4(3#)Y Y0 0Y Y

45、3 3GEGEB BA A393 3、字位扩展法、字位扩展法 *目的：目的：同时扩展存储器的同时扩展存储器的存储字长存储字长和和存储字数存储字数 例例33用用1K41K4位位SRAMSRAMSRAMSRAM芯片芯片芯片芯片构成构成2K82K8位存储模块位存储模块 解：解：芯片数量芯片数量 共需共需(2K8b)(1K4b)=4(2K8b)(1K4b)=4片；片；芯片芯片片选有效逻辑片选有效逻辑0#0#、1#1#A A1010=0 02#2#、3#3#A A1010=1 1b b7 7 b b4 41#1#1K4b1K4bb b3 3 b b0 00#0#1K4b1K4b3#3#1K4b1K4b2

46、#2#1K4b1K4b0 00000000000(000H)0000000000(000H)0 01111111111(3FFH)1111111111(3FFH)1 10000000000(400H)0000000000(400H)1 11111111111(7FFH)1111111111(7FFH)A A1010D D3 3D D0 0A A9 9A A0 0D D7 7D D4 4WEWE1K4b1K4bSRAM(0#)SRAM(0#)CSCS1K4b1K4bSRAM(1#)SRAM(1#)1K4b1K4bSRAM(2#)SRAM(2#)1K4b1K4bSRAM(3#)SRAM(3#)&连

47、接图连接图 各芯片地址范围各芯片地址范围存储模块有存储模块有loglog2 2(2K)=11(2K)=11位地址，位地址，40 练习练习22用用1K41K4位位SRAMSRAM芯片构成芯片构成4K84K8位存储模块位存储模块 例例44用用1K41K4位位ROMROMROMROM、1K81K8位位SRAMSRAMSRAMSRAM芯片构成芯片构成4K84K8位存储模位存储模块，其中前块，其中前1KB1KB空间为只读空间空间为只读空间 解：解：芯片数量芯片数量 共需共需ROM 2ROM 2片、片、SRAM 3SRAM 3片；片；各芯片地址范围各芯片地址范围 模块有模块有loglog2 2(4K)=1

48、2(4K)=12位地址位地址 芯片有芯片有1010位地址位地址ROM 1#ROM 1#ROM 0#ROM 0#SRAM 1#SRAM 1#00 00 XXXXXXXXXXXXXXXXXXXX0101 XXXXXXXXXX XXXXXXXXXX1010 XXXXXXXXXX XXXXXXXXXX1111 XXXXXXXXXX XXXXXXXXXXSRAM 2#SRAM 2#SRAM 3#SRAM 3#连接图连接图A A1111A A1010D D3 3D D0 0A A9 9A A0 0D D7 7D D4 4WEWE1K4b1K4bROM(1#)ROM(1#)CSCS1K8b1K8bSRAM(

49、1#)SRAM(1#)1K8b1K8bSRAM(2#)SRAM(2#)1K8b1K8bSRAM(3#)SRAM(3#)1K4b1K4bROM(0#)ROM(0#)2:42:4译码器译码器Y Y0 0B BA AGEGE41三、主存储器与三、主存储器与CPUCPU的连接的连接 简化复杂度简化复杂度重点讨论重点讨论SRAMSRAMSRAMSRAM主存主存主存主存与与CPUCPU的连接的连接42(1)(1)数据线的连接数据线的连接 *要求：要求：主存数据线数主存数据线数CPUCPU数据引脚数数据引脚数 *连接：连接：CPUCPU数据引脚数据引脚与主存与主存数据线数据线一一对应连接一一对应连接(2)(

50、2)地址线的连接地址线的连接 *要求：要求：实际的实际的主存地址空间主存地址空间CPUCPU支持的支持的主存地址空间主存地址空间 *连接：连接：b b7 7 b b0 0A A1919A A18 18 AA0 0512KB 512KB SRAMSRAM512KB 512KB SRAMSRAMCPUCPU支持的支持的主存地主存地址空间址空间实际的实际的主存地主存地址空间址空间0 0 0000 0 0 11111 1 0000 1 1 1111CPUCPU地址引脚低位地址引脚低位与主存与主存地址线地址线一一对应一一对应连接；连接；CPUCPU地址引脚高位地址引脚高位与主存与主存片选线片选线按按一定