四路抢答器实验设计.pdf

《四路抢答器实验设计.pdf》由会员分享，可在线阅读，更多相关《四路抢答器实验设计.pdf（20页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 课 程 设 计 说 明 书 广东石油化工学院 课 程 设 计 任 务 书 一、设计题目 四路抢答器 二、主要内容及要求 （1）当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。此时，抢答器不再接收其他输入信号。（2）电路具有定时功能。要求回答问题的时间30 秒（显示为 2900），时间显示采用倒计时方式。当达到限定时间时，发出声响提示。（3）具有计分功能。每组参赛者起始分为100 分，抢答后由主持人计分，答对1 次加 10 分，否则减去 10 分（4）在复位状态下台号数码管不作任何显示（灭灯）。提高要求：（5）答题时间还剩 5s 时，每秒发出提示声音。三、进度安排 1、掌握 mul

2、tisim 仿真器软件的使用（5 月 25 号）。2、去图书馆和网上查找需要的资料，并整理好。（5 月 26 日）。3、对课程设计的要求进行理解，初步设计。（5 月 27 日）。4、整体设计开始，并逐步改进和调试。（5 月 29 日）5、完成设计并写课程设计说明书。（5 月 30 日）6、课题答辩（6 月 20 日）四、总评成绩 指导教师 学生签名 抢答器电路设计 一、设计任务与要求 1可容纳四组参赛的数字式抢答器；2当某台参赛者按下抢答开关时，由数码管显示该台编号并伴有声响。此时，抢答器不再接收其他输入信号；3电路具有定时功能。要求回答问题的时间60 秒（显示为 0059），时间显示采用倒计

3、时方式。当达到限定时间时，发出声响提示；4具有计分功能。要求能设定初始分值，能进行加减分 5在复位状态下台号数码管不作任何显示（灭灯）二、方案设计与论证 如图所示为总体方框图。其工作原理为：接通电源后，主持人将开关拨到“清零”状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置“开始”状态，宣布“开始”，抢答器工作。定时器倒计时，选手在定时时间内抢答时，抢答器完成优先判断、编号锁存、编号显示。当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。如果再次抢答必须由主持人再次操作“清除”和“开始”状态开关。方案一：以 74LS175+74LS48 为主，构成抢答电

4、路模块；以 74LS192+数码管+蜂鸣器构成计时模块；以 74LS192+74LS160 为主构成计分模块。（抢答模块实现如下图）抢 答 器 鉴别模块 抢答器计时 模块 计分模块 其工作原理如下，主持人开关是 74LS175 的清零控制端，当主持人打下开关时整个电路开始工作，有一个抢答信号产生时 74LS175 被封锁，该芯片得不到时钟信号，处于不工作状态，不允许其他信号的输入有效，相对于方案二没有优先级，不会产生公平性的问题。在74LS175 有了一个输出信号后，通过或门的组合产生一个编码给 74LS48 让其进行译码输出译码显示台号。例如编码为 XXX1 的有一号和三号，所以通过或门组合

5、可以实现显示功能。优点是便于扩展，容易添加新的电路，缺点是实现显示时，如果台号过多需要更多的门电路进行处理，显得冗余。考虑仅仅是由四人抢答的，不需要更多的门实现选择了该方案。其余模块在下面进行详细描述。方案二：以 74LS148、锁存器 74LS279、74LS48 为主构成抢答模块；其余的模块基本相同。（抢答模块如下图所示）其工作原理如下，开关 S 置于清除端时，RS 触发器的 端均为 0，4 个触发器输出置 0，使 74LS148 的 0，使之处于工作状态。当开关 S 置于开始时，抢答器处于等待工作状态，当有选手将键按下时（如按下 S3），74LS148 的输出 经RS 锁存后，1Q=1,

6、74LS48 处于工作状态，4Q3Q2Q=100,经译码显示为4。此外，1Q1，使 74LS148 1，处于禁止状态，封锁其他按键的输入。当按键松开即按下时，74LS148 的此时由于仍为Q1，74LS1481，所以 74LS148 仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将 S 开关重新置“清除”然后再进行下一轮抢答。电路实现功能比较完整，基本符合设计的要求，但是该电路实行附加的功能是难以实现，要做较大的改动才可以完善，在早期的时候被我们淘汰。优点是电路基本可以严谨处理所有的事务仿真的时候不易出现问题。三、单元电路设计与参数计算 抢答器鉴别模

7、块:抢答器模块=74LS175+74LS48+门电路+七段数码管 74LS175：74LS175 的功能真值表:从表可见：CLR 是清零端，且低电平有效。CLK 是时钟脉冲，且下降沿触发。上图中的 74ALS175N 为一四路的锁存器，当 CLK 引脚输入上升沿时，1D-4D 被锁存到输出端（1Q-4Q）。在 CLK 其他状态时，输出与输入无关 74LS48 A0-A3 译码地址输入端 BI/RBO 消隐输入端（低电平有效）/脉冲消隐输出（低电平有效）LT 等灯测试输入端（低电平有效）RBI 脉冲消隐输入端（低电平有效）Ya-Yg 输出端 抢答器计时模块：抢答器=74LS192+数码管+蜂鸣器

8、 74LS192 具有下述功能：（1）.异步清零：CR=1，Q3Q2Q1Q0=0000 （2）.异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）.保持：CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态 （4）.加计数：CR=0,LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0 按加法规律计数 （5）.减计数：CR=0,LD=1，CPU=1，CPD=CP，Q3Q2Q1Q0 按减法规律计数 74LS192 是双时钟方式的十进制可逆计数器。抢答器记分模块：计分器=74LS192+74LS160+控制开关+门电路 74LS160:是同步十进制计数器，依靠 CP

9、 信号来工作，EP、ET 高电平是工作，计分的单元电路中 EP 接数据输出端的与非输出，只要令清零端的数据输出位数与 EP 端的位数相减等于你要的位数即可实现加减相应的分数的功能。74160 功能表 CLK CLR LOAD ENP ENT 工作状态 0 置零 1 0 预置数 1 1 0 1 保持 1 1 0 保持(但C=0)1 1 1 1 计数 例如：下图 EP 端是 0011，而 CLR 端是 0100，两端相减是 0001，即十进制的 1，所以实现加减一分的功能。四、总电路工作原理及元器件清单 1总原理图 2电路完整工作过程描述（总体工作原理）抢答器鉴别模块:该电路完成三个功能：一是分辨

10、出选手按键的先后，并锁存优先抢答者的编号；二是禁止其他选手按键操作无效；三是同时译码显示电路显示编号。74LS175 工作过程：主持人开关置于清除端时，芯片开始工作，A、B、C、D 四个开关开始抢答，根据下图的真值表，可以知道当有一个开关打下时，通过门电路的控制封锁时钟禁止其他开关的输入，使其他输入无效。74LS48 芯片是一种常用的七段数码管译码器驱动器，常用在各种数字电路和单片机系统的显示系统中，显示选手的台号。抢答器计时模块：定时电路选用十进制同步加减计数器 74LS192 进行设计。74LS192 具有下述功能：（1）.异步清零：CR=1，Q3Q2Q1Q0=0000 （2）.异步置数：

11、CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0（3）.保持：CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0 保持原态 （4）.加计数：CR=0,LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0 按加法规律计数 （5）.减计数：CR=0,LD=1，CPU=1，CPD=CP，Q3Q2Q1Q0 按减法规律计数 74LS192 是双时钟方式的十进制可逆计数器。CPU 为加计数时钟输入端，CPD 为减计数时钟输入端。LD 为预置输入控制端，异步预置。CR 为复位输入端，高电平有效，异步清除。CO 为进位输出：1001 状态后负脉冲输出 BO 为借位输出：0000 状态后负脉冲输出。

12、电键是控制清零端的开关，开关 P 是置数端的开关，P 打开置数端指数，P 关闭置数端不工作，并给予时钟信号。电路工作，剩余 20 秒是给予提醒信号。抢答器记分模块：该电路有 74LS160、74LS192 和门电路构成，74LS160 构成的是分值电路，74LS192 是加减电路。由开关控制输入信号传向 UP 或 DOWN，实现加减分。对一分键电路，在 U4 上，当从 0000 变化到 0011 时，QA 与 QB 通过与非门接到 EP，RD则通过一个开关来控制，当到达 0011 的时候，经过 QA 与 QB 的与非门出来 的为零，使它保持 0011 的状态不变，QB 输出的则是一个脉冲了。对

13、三分键电路，在 U6 上，当从 0000 变化到 0101 时，QA 与 QC 通过与非门接到 EP，RD则通过一个开关来控制，当到达 0011 的时候，经过 QA 与 QC 的与非门出来 的为零，使它保持 0101 的状态不变，QA 输出的则是三个脉冲了。通过双向开关切换电路为加法电路和减法电路，将异或门 U7 接至 U1、U2、U3 的 UP 端，为加法部分，将异或门 U8 接至 U1、U2、U3 的 DOWN 端，为减法部分。从而控制比赛分数的加减。开关 J4 控制 U1、U2、U3 的 CLR 端接通电源，当开关闭合是，分数置零，开始重新计数。3元件清单 元件序号 型号 主要参数 数量

14、 备注 VCC VCC 0 GROUND V1,V3 AC_POWER 2 V2,V4 DC_POWER 2 V5,V6,V7,V8,V9,V10 SIGNAL_VOLTAGE_SOURCE-S 6 CLOCK_VOLTAGE R1,R2,R7,R11,R12,R13,R14,R15,R16 RESISTOR 200Ohm 9 R3,R4,R5,R6,R8,R9,R10 RESISTOR 560Ohm 7 R17,R18,R19,R20,R21,R22,R23,R24 RESISTOR 100Ohm 8 J1 DIPSW1 1 SWITCH J7 PB_DPST 1 J9,J10,J11,J1

15、2,J13,J14,J15,J16 SPDT 8 J5A,J6A,J8A,J17A,J18A,J19A,J20A,J21A,J22A,J23A,J24A DIPSW6 11 LED1 LED_red 1 5V LED2 LED_green 1 5V LED3 LED_orange 1 5V LED4 LED_blue 1 5V U1 74LS175D 1 U3 74LS48D 1 U32,U33,U36,U37,U39,U40,U43,U44,74192N 8 U58,U60,U60,U64,U66,U68,U70,U72,74HC160N 8 4V U4 SEVEN_SEG_COM_K_GR

16、EEN HEX_DISPLAY 1 U2A,U12A,74HC32D_2V 2 U16,U17 74LS192D 2 U11A,74HC20D_2V 1 U13,U14 DCD_HEX_DIG_YELLOW 2 U18,U19,U20,U21,U22,U23,U24,U25,U26,U27,U28,U29 DCD_HEX 6 U7,U9 BUZZER 2 U10A 74S03D 1 U61A,U59A,U69A,U67A,U71A,U73A 4011BD_5V 6 U46A,U47A,U48A,U49A 4071BT_5V 4 ,U51A,U54A,U55A 4009BCL_5V 5 U63A

17、,U65A 4011BD_5V 2 U31A U30A U35A 4030BD_5V 8 U34A U45A U38A U42A U41A U50A U56A U57A 4009BCL_5V 3 U6A 4011BP_5V 1 U5A 4077BT_5V 1 U15B,U8B 74S05N 2 X1 PROBE_DIG_RED 1 五、仿真调试与分析 本设计基本符合课题的要求，可以实现抢答、加减分控制、计时功能的实现，主持人打下控制开关电路开始工作，抢答结束显示台号，接着实现计时功能。完成作答后，加减分功能由控制端实现。虽然这个设计可以完成要求，但是如果同时按下开关，指示灯同时亮时，显示台号有

18、出错的可能行存在。总的来说，抢答电路部分做的不是十分的理想，存在改善的地方，若以方案一的电路实现的话可以除去同时性的问题，但是优先级带来的问题又是需要解决的。六、结论与心得 经过将近一周的奋战，我们的课程设计总算圆满结束，不仅取得了预期的效果，而且离答辩时间提前了接近三个星期，同时还为我们争取了足够的冗余时间完善设计功能，回想设计的“岁月”，现在仍记忆犹新！首先，老师一发课题，我们就商量着选题的事情，最初我们有两种想法：第一种是随便选个简单的设计课题，做完草草了事；第二种是选个有实际应用价值的课题，认真的做好设计，展现我们最好的作品。因为要准备英语四级，所以才萌发了以上两种想法。后来，经过几次

19、角逐，第二种想法战胜了第一种想法，结果我们果断的选择了四人抢答器这一设计课题。因为既要为四级争取更多的复习时间，又要做好课程设计，所以我们不得不快马加鞭，过关斩将，速战速决！因为我们坚信，凡事都要做好足够的准备，方能百战百胜！其次，从搜集资料到熟悉设计原理，再从开始使用仿真软件到完成整个设计电路图的整个过程，真可谓是夜漫漫其熙远兮，吾将上下而求索！汗与泪交织在一起，不知何是汗，何是泪，统一战线！说到仿真软件,我们经历了一波三折，因为有一些元件在一些仿真软件中找不到或是用不了或是不是很会用，所以仿真软件进行了一次升级，由最先的 EWB 到 Proteus 再到，与此同时，我们的挫败感也保持着“升

20、级”。在整个设计过程，最耗费时间的是在调试电路上，每每接一个电路，对电路的调试必不可少，因为很多问题时不时就给你个“惊喜”，往往让你哭笑不得！所以，在这种关键时刻，最需要的是冷静的分析，结构和思路的优化，更加必不可少的是团队合作精神，往往很多电路故障的排除思路和解决方法都是在不断的讨论中和尝试下萌芽的！抢答电路模块经过两次方案的修改，因为如果采用优先编码器，虽然可以保证每一次都只有一个人先抢答到，但是如果当有两个人同时按下开关，那么优先权最高的那个先抢到，这不是很符合实际情况！如果采用四 D 触发器，最先因为忽略封锁时钟之前四输入与非门与一个反相器之间有个缓冲时间，如果两个人按下开关的间隔很短

21、，发生在这个缓冲时间之前，那么两个人的二极管都会亮，电路似乎看起来没封锁时钟！最后几费周折，知道了这个隐藏的“忽略”，才恍然大悟！在对加减分电路模块的设计时，我毫无思路，队友也“无药可施”，但通过在网上对加减分电路的搜索，找到了一些相关的设计，经过一番努力，算是初步的了解这一部分电路的设计，但考虑到实际的抢答器应用，每个选手都应该有个初始分值，所以最初在实现预置数功能上竟然直接把加减分电路与抢答电路连在一起，结果造成电路过大，软件出问题，实现不了预置数或出错，分开各自接线，各个电路模块正常工作。对于倒计时电路模块，由于扬声器发不出声音，经过老师的指导和同意，提醒功能用灯泡代替扬声器！最后，通过整个课程设计，我不仅学会了仿真软件的使用，而且学以致用的设计出了四人抢答器，还深深体会到团队合作精神的重要性！虽然课程设计结束了，但学习仍将继续 七、参考文献 1彭介华.电子技术课程设计指导M.北京：高等教育出版社 2孙梅生，李美莺，徐振英.电子技术基础课程设计M.北京：高等教育出版社 3张玉璞，李庆常.电子技术课程设计M.北京：北京理工大学出版社 4谢自美.电子线路设计实验测试（第二版）M.武汉：华中科技大学出版社 5数字电子技术基本教程