基于8086系统数字录音机基于8086系统数字录音机.pdf

《基于8086系统数字录音机基于8086系统数字录音机.pdf》由会员分享，可在线阅读，更多相关《基于8086系统数字录音机基于8086系统数字录音机.pdf（33页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、实用文档.郑州科技学院 微机原理与接口技术 课程设计 题 目 基于 8086 系统数字录音机 的设计与实现 目 录 1 引言.1 2 方案论证.2 3 设计原理及功能.2 3.1 硬件.2 实用文档.3.1.1 连接电路.2 3.1.2 A/D 转换器 ADC0809 简介.3 3.1.3 D/A 转换器 DAC0832 简介及功能.6 3.1.4 8253 芯片简介.9 3.1.5 8255A 芯片简介.14 3.2 软件.21 5 总结.25 参考文献.27 附录 1：元器件清单.28 附录 2：程序清单.28 实用文档.1 引言 由于计算机技术的飞速发展，微机原理与接口技术课程已经作为一

2、门比较重要的专业基础课1。微机原理与接口技术已经融入我们的基本生活当中，我们生活中的许多电子产品都与之密切相关。微机原理与接口技术是一门实践性强的学科，其中很多理论和知识仅考书本的学习是无法掌握的，必须通过实践才能比较直观深刻的理解。通过课程设计可以培养我们动手的能力，使我们对书本的理论知识掌握更加牢固，培养学生编程的能力以及提出问题，分析问题，解决问题的能力。本次课程设计所做的是关于数字录音机的设计。本次课程设计的主题研究思想是利用微机原理与接口技术知识,掌握数字录音技术的基本原理.利用 8253芯片,8255芯片,ADC0809芯片和 DAC0832芯片实现电信号与数据信号的转换28253

3、 设置成方式 0,记数为 200 个,利用 PA0 查询电平变化,控制录音和放音时间。达到数字录音的目的。可广泛应用于数字录音领域.因此它具有一定的实用价值和开发价值。数字录音机有一定的市场前景和研究领域。本次课程设计的目的是（1）了解数字录音技术的基本原理。（2）进一步掌握A/D 转换器与D/A 转换器、8255 芯片、8253芯片的使用方法。（3）进一步学习和掌握汇编语言程序的编写和应用的方法，通过较大规模程序的编写，提高编写汇编语言程序的水平和学习程序调试方法3。本次课程设计的内容与要求是：实用文档.（1）设计一个声音录放系统，通过传感器及 ADC0809 以每秒钟 5000 次的速率采

4、集 IN2 输入的语音数据并存入内存,共采集60000 个数据（录 12 秒），然后再以同样的速率将数据送DAC0832使喇叭发声（放音）。（2）画出系统的硬件连接图。（3）按图连接电路,将声传感器接 J2,把代表语音的电信号送给 ADC0809 通道 2(IN2)；D/A 转换器的输出端通过 K8 跳线接喇叭4。2 方案论证（1）本课题设计可采用单独的硬件设计也可以软件与硬件结合设计。后者的设计方案较为合适,能够达到微机原理与接口技术的目的。（2）单独使用硬件来完成此设计所使用的硬件材料较多且不便于调试而且设计复杂相对于用软件和硬件想结合而言后者较为合适。（3）由于我们这学期学的课程是微机原

5、理与接口技术课程掌握了一定的微机原理与接口技术知识.所以此设计采用硬件与软件结合设计配合通用微机接口实验系统实验箱实现此设计及此设计功能与此同时也可以对此门课程加深理解和巩固。为以后的学习和工作打下良好的基础。3 设计原理及功能 3.1 硬件 3.1.1 连接电路 实用文档.准备好实验箱,检查芯片和导线是否完整。如图3-1所示连接线路。具体连接情况如下:8255芯片：CS接288H28FH PA0接8253的OUT0 8253芯片：CS接280H287H CLK0接1MHz脉冲 GATE0接+5V DAC0832芯片：CS接290H297H ADC0809芯片：CS接298H29FH 图 3-

6、1 部分电路原理图 3.1.2 A/D 转换器 ADC0809 简介 ADC0809 是 CMOS 工艺制成的双列直插式 8 位 A/D 转换芯片，内部采用逐次逼近原理，单极性，量程为 0+5V。芯片内部有 8路模拟开关，可控制选择输入 8 个模拟量之中的一个，并带有三态输出锁存缓冲器，可直接与 CPU 总线连接，不需要外部锁存器，是应用较广泛的一种 A/D 转换芯片。实用文档.（1）ADC0809 内部结构如图 3-2 所示。ADC0809 内部由两部分电路组成：第一部分：8 路模拟通道选择开关，地址锁存器和译码器。第二部分：比较器、8 位逐次逼近寄存器 SAR、8 位开关树型D/A 转换电

7、路、控制逻辑、三态输出缓冲锁存器。工作原理：由 ADDA、ADDB、ADDC 及 ALE 选择 8 个模拟量之一，并通过通道选择开关加至比较器一端。由 START 信号启动 A/D转换开始且 SAR 清 0。在 CLOCK 的控制下，将 SAR 从高位逐次置1，并将每次置位后的 SAR 送 D/A 转换器转换成与 SAR 中数字量成正比的模拟量。DAC 的输出加至比较器的另一端与输入的模拟电压进行比较，若 Vi 大于等于 V0 保留 SAR 中该位的 1；若 Vi 小于 V0 则该位清 0。经过 8 次比较（8 个 CLOCK）后，SAR 中的 8位数字量即是结果。在 OE 有效时，将 SAR

8、 中的 8 位二进制数输出至锁存器，并通过 D7D0 输出，同时发出 EOC 转换结束信号。实用文档.图3-2 ADC0809内部结构框图（2）ADC0809引脚功能如下：IN0IN7：8路模拟输入通道。D0D7：8位数字量输出端。START:启动转换命令输入端，由10时启动 A/D 转换，要求信号宽度100n OE：输出使能端，高电平有效 ADDA、ADDB、ADDC:地址输入线，用于选通8路模拟输入中的一路进入 A/D 转换。其中 ADDA 是 LSB 位，这三个引脚上所加电平的编码为000111，分别对应 IN0IN7，例如，当 ADDC=0，ADDB=1，ADDA=1时，选中 IN3通

9、道。ALE：地址锁存允许信号。用于将 ADDAADDC 三条地址线送入地址锁存器中。EOC：转换结束信号输出。转换完成时，EOC 的正跳变可用于实用文档.向 CPU 申请中断，其高电平也可供CPU 查询。CLK：时钟脉冲输入端，要求时钟频率不高于640KHZ。REF（+）、REF（-）：基准电压，一般与微机接口时，REF（-）接 0V 或-5V，REF（+）接+5V 或 0V。（3）ADC0809 在本次设计中的作用及工作方式 ADC0809 在本次设计中的作用及工作方式ADC0809 作数据采集用，用来采集 12 秒的语音信号并保存到相应的存储单元。对ADC0809 的 8 个模拟通道，这里

10、是用数据总线的低8 位 D2、D1、D0 来控制 ADC 的通道选择信号 ADDC、ADDB、ADDA，以实现选择其中之一模拟通道输入。在本次设计中，初始值为000（D2=0、D1=0、D0=0），即选择 IN0 通道进行数据采集，然后使ADC0809的 ALE、START 有效，START 和 ALE 信号通过 CPU 向选中的通道口执行一条输出指令，启动 A/D 转换。转换结束后，发出 EOC 信号，当 EOC 为高电平时，可供 CPU 查询，读取每次采集的 A/D 转换结果。当 CPU 知道转换已完成，执行一条输入指令使 OE 信号有效，此时输出缓冲器被打开，数据送到数据总线。系统时钟经

11、分频后接到 ADC0809 芯片的时钟引脚 CLK 上。3.1.3 D/A 转换器 DAC0832 简介及功能（1）DAC0832是用 COMS 工艺制成的双列直插式8位 D/A 转换芯片，内部采用 T 型电阻网络，数字输入有输入寄存器和 DAC 寄存器两级缓冲，可以双缓冲、单缓冲或直接输入方式连接。如图3-3所示。实用文档.图3-3 DAC832内部结构物图（2）DAC0832引脚图如图3-4所示，各引脚功能如下：图3-4 DAC0832引脚图 DI7DI0：转换数据输入 CS(低电平有效)：片选信号（输入），低电平有效。ILE：数据锁存允许信号（输入），高电平有效。WR1（低电平有效）：第

12、1写信号（输入），低电平有效。上述两个信号控制输入寄存器是数据直通方式还是数据锁存方式；当 ILE=1和 WR1(低电平有效)=0时，为输入寄存器直通方式；实用文档.当 ILE=1和 WR1(低电平有效)=1时，为输入寄存器锁存方式。WR2(低电平有效)：第2写信号（输入），低电平有效。XFER(低电平有效)：数据传送控制信号（输入），低电平有效。上述两个信号控制 DAC 寄存器是数据直通方式还是数据锁存方式；当 WR2(低电平有效)=0和 XFER(低电平有效)=0时，为 DAC 寄存器直通方式；当 WR2(低电平有效)=1和 XFER(低电平有效)=0时，为 DAC 寄存器锁存方式。Iou

13、t1：电流输出1 Iout2：电流输出2 DAC 转换器的特性之一是：Iout1+Iout2=常数。Rfb反馈电阻端 0832是电流输出，为了取得电压输出，需在电压输出端接运算放大器，Rfb 即为运算放大器的反馈电阻端。Vref：基准电压，其电压可正可负,范围-10V+10V。DGND：数字地 AGND：模拟地 （3）DAC0832的三种工作方式：直通方式 当 ILE 接高电平，都接数字地时，DAC 处于直通方式，8位数字量一旦到达 D0D7输入端，就立即加到 D/A 转换器，被转换成模拟量。在 D/A 实际连接中，要注意区分“模拟地”和“数字地”的连接，为了避免信号串扰，数字量部分只能连接到

14、数字地，而模拟量部分只能连接到模拟地。这种方式可用于不采用微机的控制系统中。单缓冲方式 单缓冲方式是将两个锁存器之一处于直通状态，输入数据中实用文档.经过一级缓冲送入 D/A 转换器。如把 都接地，使寄存锁存器2处于直通状态，ILE 接+5V，接 CPU 系统总线的信号，接端口地址译码信号，这样 CPU 可执行一条 OUT 指令，使 WR2(低电平有效)和 XFR(低电平有效)有效，写入数据并立即启动D/A 转换。双缓冲方式 即数据通过两个寄存器锁存后再送入D/A 转换电路，执行两次写操作才能完成一次D/A 转换。这种方式可在D/A 转换的同时，进行下一个数据的输入，可提高转换速度。更为重要的

15、是，这种方式特别适用于系统中含有2 片及以上的 DAC0832，且要求同时输出多个模拟量的场合。3.1.4 8253 芯片简介（1）8253 管脚介绍及其功能如图 3-5 所示：图3-5 8253引脚结构（2）8253 内部结构框图如图 3-6 所示：数据总线缓冲器 该缓冲器为 8 位双向三态的缓冲器，8实用文档.根数据线 D0D7 可直接挂在 CPU 数据总线上。读/写控制逻辑 它是 8253 内部操作的控制部分，它决定三个计数器和控制字寄存器中哪一个能进行工作，并控制内部总线上数据传送的方向。控制字寄存器 接收从CPU来的控制字，并由控制字的D7、D6 位的编码决定该控制字写入哪个计数器的

16、控制寄存器，控制寄存器只能写入，不能读出。计数器 8253 有 3 个独立的计数器通道，每个通道的结构完全相同。每一个通道有一个 16 位减法计数器；还有对应的 16位初值寄存器和输出锁存器。每个计数器都可以对其 CLK 输入端输入的脉冲按照二进制或 BCD 码从预置的初值开始进行减 1 计数，当减至 0 时，从 OUT 端输出一个信号，计数的开始由软件启动或硬件门控信号 GATE 控制。计数开始前写入的计数初值存于初值寄存器；计数过程中，减法计数器的值不断递减，而初值寄存器中的初值不变。输出锁存器则用于写入锁存命令时锁定当前计数值。当 8253 用作计数器时，加在 CLK 引脚上脉冲的间隔可

17、以是不相等的；当它用作定时器时，则在 CLK 引脚应输入精确的时钟脉冲，8253 所能实现的定时时间，取决于计数脉冲的频率和计数器的初值。对 8253 来讲，外部输入到 CLK 引脚上的时钟脉冲频率不能大于 2MHZ，否则需分频后才能送到 CLK 端。8253 的端口地址分配及内部操作如表 3-1 所示。实用文档.表 3-1 8253 端口地址及内部操作 CS(低 电平有效)RD（低电平有效）WR（低电平有效）A1 A0 操作 0 1 0 0 0 写计数初值到计数器0 的 CR 0 1 0 0 1 写计数初值到计数器1 的 CR 0 1 0 1 0 写计数初值到计数器2 的 CR 0 1 0

18、1 1 写控制字，并根据控制字高两位将其送相应的控制寄存器 0 0 1 0 0 从计数器 0 的 OL中读出当前的计数值 0 0 1 0 1 从计数器 1 的 OL中读出当前的计数值 0 0 1 1 0 从计数器 2 的 OL中读出当前的计数值 0 0 1 1 1 无操作 1 未选中 0 1 1 无操作 （3）8253的控制字格式 8253的控制字格式如图 3-7所示。实用文档.D7 D6 D5 D4 D3 D2 D1 D0 计数器选择 读写格式 工作方式 数制 0二制计数 1十进制计数 00选择计数器 1 01 选择计数器 1 10选择计数器 2 11非法 00将减 1 计数器 CE 中的数

19、据 000方式 0 锁存到 OL 中（锁存功能）001方式 1 01对计数器的低 8 位读或写 X10方式 2 10对计数器的高 8 位读或写 X11方式 3 11计数器 16 位操作（先低 8 100方式 4 位，后高 8 位读或写）101方式 5 图 3-7 8253 控制字的格式 D7D6位是控制字的计数器编号。由于 8253 有 3 个独立的控制寄存器，但他们公用一个端口地址（A1A0=11 时，见表 3-1）,因此，控制字中使用最高两位表明将控制字写入哪个计数器的控制寄存器中。D5D4位用来设定计数器的数据读/写方式。在给计数器写入技术初值时，可以赋 16 位的初值，也可以只赋 8

20、位（另 8 位被自动设置 0），8 位初值可以是高字节，也可以是低字节。在读取计数器当时的计数值时，计数器并未停止计数，有可能在先后读高低字节时，计数器的值发生变化，因此有必要先锁存当前的计数值，然后再分字节读出，先读出低 8 位数据，后读出高 8 位数据。当 D5D4=00 时，计数器的当前计数值被锁存在 OL 中，此时计数器照常计数，但 OL 中的值不变，待 CPU 将 OL 中的两字节数据读走后，OL 中的内容又随减 1 计数器 CE 变化。当 D5D4=01，只读/写实用文档.低 8 位，高 8 位自动置 0（写计数初值时）；D5D4=10 时，只读/写高 8 位，低 8 位自动置 0

21、(写计数初值时)；D5D4=11 时，先读/写低 8 位，再读/写高 8 位。D3D2D1位决定了计数器的工作方式。8253 共有六种工作方式。D0位决定计数器的数制。D0=0，选择二进制计数；D0=1，选择十进制计数。（4）8253 的工作方式 方式 0计数结束产生中断 这是一种软件启动、不能自动重复的计数方式。方式 1可编程单次脉冲 这是一种硬件启动、不能自动重复但通过GATE 的正跳变可使计数过程重新开始的计数方式。方式 2分频工作方式 方式 2 可以用软件启动。方式 3方波发生器 方式 4软件触发选通 方式 4 是一种软件启动、不自动重复的计数方式。方式 5硬件触发选通 方式 5 是一

22、种硬件启动、不自动重复的计数方式。表 3-2 8253 工作方式比较 实用文档.比 较 内容 工作方式 启动 计数方式 中止计数方式 是否自动重复 更新初值 OUT 波形 方式 0 软件 GATE=0 否 立即有效 N 1 0 方式 1 硬件 否 下一轮有效 N 1 0 方式 2 软/硬件 GATE=0 是 下一轮有效 N/2 1 0 方式 3 软/硬件 GATE=0 是 下半轮有效 N/2 N/2 方式 4 软件 GATE=0 否 立即有效 N 1 0 方式 5 硬件 否 下一轮有效 N 1 0 3.1.5 8255A 芯片简介（1）8255A 引脚及功能示意图如图 3-8 所示。8255A

23、 共有 40 个引脚,采用双列直插式封装,各引脚功能如下:D0-D7:三态双向数据线,与单片机数据总线连接,用来传送数据信息。CS：片选信号线，低电平有效，表示芯片被选中。RD：读出信号线，低电平有效，控制数据的读出。WR：写入信号线，低电平有效，控制数据的写入。Vcc：+5V 电源。PA0-PA7：A 口输入/输出线。PB0-PB7：B 口输入/输出线。PC0-PC7：C 口输入/输出线。RESET：复位信号线。实用文档.A1、A0：地址线，用来选择 8255 内部端口。GND：地线。（a）（b）图 3-8 8255 引脚及功能示意图（a）引脚；（b）功能示意图 PB7PB0 PC7PC4

24、RESET CS(低电平有效)A1 A0 B 组 PC3PC0 RD(低电平有效)WR(低电平有效)A组 PA7PA0 D7D0 实用文档.表 3-3 8255A 各端口读/写操作时的信号关系 CS(低电平有效)RD(低电平有效)WR(低电平有效)A1 A0 操作 0 1 0 0 0 写端口 A 0 1 0 0 1 写端口 B 0 1 0 1 0 写端口 C 0 1 0 1 1 写控制寄存器 0 0 1 0 0 读端口 A 0 0 1 0 1 读端口 B 0 0 1 1 0 读端口 C 0 0 1 1 1 无操作（2）8255A 的内部结构 图3-10 8255A 内部结构框图 行输入/输出端

25、口 A、B、C 8255A 芯片具有24个可编程输入输出引脚，分成3个8位端口，其中：实用文档.端口 A 包含一个8位数据输出锁存/缓冲寄存器和一个8位数据输入锁存器；端口 B 包含一个8位数据输入/输出、锁存/缓冲寄存器和一个8位数据输入缓冲寄存器；端口 C 包含一个输出锁存/缓冲寄存器和一个输入缓冲寄存器。必要时端口 C 可分成两个4位端口，分别与端口 A 与端口 B配合工作，通常将端口 A 和端口 B 定义为输入/输出的数据端口，而端口 C 可作为状态或控制信息的传送端口。A 组和 B 组控制部件 端口 A 与端口 C 的高4位(PC7PC4)构成 A 组，由 A 组控制部件实现控制功能

26、，端口 B 与端口 C 的低4位（PC3PC0）构成 B组，由 B 组控制部件实现控制功能。它们各有一个控制单元，可接收来自读/写控制部件的命令和 CPU 通过数据总线（D7D0）送来的控制字，并根据它们来定义各个端口的操作方式。数据总线缓冲器 这是一个三态双向 8位数据缓冲器，它是 8255A 与8086CPU 之间的数据接口，CPU 输入输出的数据，CPU 输出的控制字以及外设的状态信息都是通过这个缓冲器进行传送。读/写控制部件 这是 8255A 内部完成读/写控制功能的部件，它与 CPU 的地址总线及有关的控制信号相连，接收CPU 的控制命令，并根据它们向片内各功能部件发出操作命令。（3

27、）8255A 的工作方式 8255A 在使用前要先写入一个工作方式控制字，以指定 A、B、C 三个端口各自的工作方式。8255A 共有三种工作方式：实用文档.方式 0基本的输入输出方式，传送数据时不需要联络信号。A 口、B 口和 C 口(或 C 高 4 位口及 C 低 4 位口)均可独立设置成方式 0 输入口或方式 0 输出口。方式 l选通输入输出方式，即需要进行联络的输入输出。A 组、B 组的 8 位口(A 口或 B 口)可被设置为方式1 输入口或方式 1 输出口，而这时要用相应C 口的 3 根线作联络线。方式 2双向传送。该方式要使用C 口的 5 根线作联络线。由于 C 口只有 8 根线，

28、因此只能有一组使用方式2 确定为 A 组。当 A 组被设置成方式2 时，A 口被设置成双向端口，即既可以输入数据，也可以输出数据，C 口的 5 根线被指定为联络线。（4）8255A 的控制字 8255A 的工作方式可有CPU 写一个工作方式选择控制字到8255 的控制寄存器来选择。其格式如图3-11 所示，可以分别选择端口 A，端口 B 和端口 C 上下两部分的工作方式。端口A 有方式 0、方式 1 和方式 2 三种工作方式，端口B 只能工作于方式0和方式 1，而端口 C 仅工作于方式 0.注意 8255 工作方式选择控制字的最高位 D7（特征位）应为1。实用文档.D7 D6 D5 D4 D3

29、 D2 D1 D0 1 图 3-11 8255A 的工作方式选择控制字（5）8255A 的工作方式 I 方式 0 基本特点：方式 0 是一种基本输入或输出方式，该方式适合于通信双方不需要联络信号（应答信号）的简 单输入/输出场合，CPU可以随时用输入/输出指令对指定端口进行读写操作。该方式的特点是：使 8255A 分成彼此独立的两 8 位端口（A 口，B 口）和两个 4 位端口（C 口高 4 位和低 4 位），4 个端口的输入/输出可有 16 种不同的组态，可适用于各种不同的应用场合。方式 0 规定输出有无锁存能力，而输入数据不被锁存。方式 0 是单向的 I/O，即一次初始化指定了输入或输出，

30、则不能改变；若改变，则须重新初始化。不能 指定同一端口同时B 口 输入/输出 1输入 0输出 方式控制字的特征位 B 口 工作方式 0方式 0 1方式 1 A 口工作方式 0 0方式 0 0 1方式 1 1 X方式 2 A 口 输入/输出 1输入 0输出 PC7PC4 输入/输出 1输入 0输出 PC3PC0 输入/输出 1输入 0输出 实用文档.既作输入又作输出。这种方式下，无固定的 I/O 联络信号，联络信号线可由用户自行安排。这种方式只能用于无条件传送和 查询传送，不能实现中断传送。II 方式 1 基本特点：方式 1 为选通输入/输出方式，即可借助于选通（应答式）联络信号的 I/O 方式

31、。这种方式中，A 口和 B 口 用于输入/输出的数据端口，C 口某些位用作接收或产生应答联络信号。方式 1 的特点是：有两组选通工作方式的端口，每组包含一个 8位数据端口和 3 条控制线。只有 A 口和 B 口可作为数据端口，C口的某些线被固定作为 A 口或 B 口与外设之间的联络信号线，其余的线只能定义为基本 I/O，即只能工作于方式 0。每组端口提供有中断请求逻辑和中断允许触发器。对中断允许触发器 INTE 的操作是通过对端口 C 的置位/复位控制字进行的。方式 1 在输入/输出数据时都被锁存。方式 1 可以用查询方式和中断传送方式进行数据的输入/输出。III 方式 2 基本特点：方式 2

32、 为分时双向输入/输出方式（双向 I/O 方式），即同一端口的 I/O 线既可以作为输入也可 以作为输出。方式 2的主要特点为：A 口可以工作于方式 2，此时 C 口有 5 条线固定为 A 口和外设之间的联络信号线。C 口余下的 3 条线可以作为B 口方式 1 下的联络线，也可以和 B 口一起成为方式 0 的 I/O 线。方式 2 在输入/输出数据时都被锁存。实用文档.方式 2 可以用查询方式和中断传送方式进行数据的输入/输出。在方式 2 时为双向传送设置的联络信号，实际上是方式1 下输入和输出两种操作时的组合。只有中断申 请信号 INTR 既可作输入的中断申请，又可作输出的中断申请。3.2

33、软件 实现该声音录放系统功能的程序可以分为以下四个部分：（1）主程序如图 3-12 所示。主程序的主要任务是对 8253、8255A 进行初始化，实现录、放音的功能调用。8253 初始化设置 8253 在程序中设置成方式 0，计数 200，定时 0.2ms 8253 工作方式控制字：10000000B，即 10H；选择通道 0，方式 0，只读写的、低 8 位。设 8253 输入时钟信号的频率为 1MHZ计数初值=0.2ms/0.001ms=200控制字端口地址为：81H 计数器 0端口地址为：80H。8255A 初始化设置 8255A 控制字：10010000B，即 90H；方式 0，A 口输

34、入 控制字端口地址为：85H A 口地址为：84H 用录、放音子程序 首先 DOS 功能调用，显示录音提示信息，然后BIOS 功能调用，读键盘缓冲区字符，等待键盘输入，若无键按下，继续等待；有键按下，则调用录音子程序，录音 12 秒。清除键盘缓冲区后，再进行放音子程序的调用。实用文档.（2）A/D 录放音子程序如图 3-14 所示。根据设计要求，ADC0809要以每秒5000的速率采集语音数据，录音 12 秒，因此共需采集 500012=60000 个数据，计数器CX=60000。选择 IN0 通道进行数据采集（D2=0、D1=0、D0=0），寻址 A/D转换启动端口地址，CPU 向 IN0

35、通道执行一条输出指令，启动一次 A/D 转换。寻址 EOC 状态端口地址，读取 EOC 状态，测试转换是否结束，未完则继续等待，转换完成后，则寻址ADC0809 转换结果端口，CPU 执行一条输入指令，取 A/D 转换结果。A/D 转换启动端口地址：8CH 转换结果端口地址：90H。EOC 状态端口地址：94H。（3）D/A 放音子程序如图 3-15 所示。置数据区首址至 SI，计数器 CX=60000。从数据区取数据，寻址 DAC 端口地址，CPU 执行一条输出指令，进行 D/A 转换。DAC 端口地址为：88H。（4）延时子程序如图 3-13 所示。DELAY 是延时 0.2 ms 的子程

36、序 将 8253 计数器 0 的 OUT0 输入到 8255A 端口，测试 PA0 是否为 1，若不为 1，则表示 8253 未计数完，继续查询，如果为 1，则表示 8253 计数完成，定时时间到。实用文档.图 3-13 延时子程序 图 3-12 主程序 图 3-1 图 3-12 主程序 开始 设定 8253 方式 0 计数 200 查询 8255A 口 初始化 N PA0 为 1 吗？吗？吗？显示录音提示 Y 等待键盘输入 子程序返回 N 有键按下吗？Y 调录音子程序 显示放音提示信息 等待键盘输入 调放音子程序 Y 是空格吗？N 返回 DOS 实用文档.图 3-14 录音子程序 图 3-1

37、5 放音子程序4 调试与结果测试 实体电路如图 4-1 所示。开始 开始 置数据区首址至 DI 置数据区首址至 SI 置循环初值 CX=60000 置循环初值 CX=60000 启动 A/D 转换器 取数自 D/A 输出 延时 SI 加 1 N 结束 Y 循环结束吗？吗？读取转换结果存数据区 延时 N 循环结束吗？Y 子程序返回 实用文档.图 4-1 实体电路图 运行结果：运行程序，打开开关 K0 或按下键盘上任一键，显示“Record.”开始录音，录音结束后自动播放，显示“Play”。播放过程，可以用 K2 控制停止，K3 控制重放；幅度和放音增益由开关（K4、K5、K6）指定。5 总结 本

38、实验从硬件上讲共有四个工作芯片，0809 和 0832 负责信号数模模数转换，8253 是定时用的，8255 则是读取开关状态5，从而决定工作状态的，从软件上讲，共有录音和放音两个主要子程序，这两个程序每执行一次调用一次显示程序，显示声信号的波形。通过综合设计实验，我们巩固了很多器件的使用方法，进一步熟悉了试验箱的硬件结构和汇编的调试方法。在本实验中，充分利用学过的汇编语言程序设计能力，在了解了数字录音技术的基本原理后，通过对A/D 转换器与 D/A 转换器的使用，以及利用 8253 和 8255 芯片实现延时功能，成功完实用文档.成了数字录音机的设计6。测试实验结果时，成功实现了12s 的录

39、音及放音，达到设计要求。在本次数字录音机设计中，实现功能有 12s 录音功能、放音功能、重复放音功能。课程设计使我们了解到数字录音技术的基本原理，进一步掌握A/D 转换器和 D/A转换器的使用方法，并巩固和加深了汇编语言程序设计的能力。同时也用到了一定的单片机方面的知识，录音机的电路设置7和微型电子实验箱与电脑主机屏幕的连接8。其次，中间也遇到了一些问题，例如所用芯片的JP20 没连，导致程序录完音后放音的时候一直没声音，在同学的帮助下，终于程序调试成功，并且录音和放音都没问题 实用文档.参考文献 1 专著.刘国荣,梁景凯.计算机控制技术与应用M.北京：机械工业出版社，2006.5。2 专著.

40、谭浩强.微机原理及其应用M.北京:清华大学出版社，2006.5。3 专著.何武超.浅谈微机原理与汇编语言的教学改革J.沧州师范专科学校学报.2008，13（01）。4 郑州科技学院自动化教研室编微机原理及接口技术实验指导书 5 专著.王忠友.8255A 工作方式J.电脑知识与技术：学术交流，2010，24（06）。6 专著.王忠民.微型计算机系统原理及应用M，西安，电子科技大学出版社，2007 年 7 专著.李广弟.单片机基础M。北京：北京航天航空大学出版社，2001 8 专著.刘树中.孙书膺，王春平.单片机和液晶显示驱动器串行接口的实现J.微计算机信息，2007 实用文档.附录 1：元器件清

41、单 1:ADC0809 芯片一块.2:DAC0832 芯片一块.3:8253 芯片一块.4:8255 芯片一块 5:通用微机接口实验系统实验箱一个.6:导线若干.7:电脑 一台.附录 2：程序清单 data segment ioport equ 1200h-0280h luport equ ioport+29ah ;录音口地址 fangport equ ioport+290h ;放音口地址 io8253a equ ioport+283h io8253b equ ioport+280h io8255c equ ioport+28bh io8255d equ ioport+288h data_qu

42、 db 60000 dup(?);录音数据存放数据区 news_1 db Press any key to record:,24h ;录音提示 news_2 db 0dh,0ah,Playing:,24h ;放音提示 data ends code segment assume cs:code,ds:data,es:data begin:mov ax,data ;初始化 mov ds,ax 实用文档.mov es,ax mov dx,offset news_1 ;显示录音提示 mov ah,9 int 21h test_1:mov ah,1 ;等待键盘输入 int 16h jz test_1 ;

43、若不是则循环等待 call lu ;调用录音子程序 mov dx,offset news_2 ;显示放音提示 mov ah,9 int 21h fy:call fang ;调用放音子程序 mov ax,0c07h int 21h cmp al,20h jz fy mov ah,4ch ;返回DOS int 21h lu proc near ;录音子程序 mov di,offset data_qu ;置数据区首地址为DI mov cx,60000 ;录60000个数据 cld xunhuan:mov dx,luport ;启动A/D out dx,al call delay ;延时 in al,

44、dx ;从A/D读数据到AL stosb ;存入数据区,实用文档.使DI加1 loop xunhuan ;循环 ret ;子程序返回 lu endp fang proc near ;放音子程序 mov cx,60000 ;放60000个数据 mov si,offset data_qu ;置数据区首地址为SI cld fang_yin:mov dx,fangport lodsb ;从数据区取出数据 sub al,30h out dx,al ;放音 call delay ;延时 loop fang_yin ;循环 ret ;子程序返回 fang endp delay proc near ;延时子程

45、序 push dx mov al,10h ;设8253通道0工作方式0 mov dx,io8253a out dx,al mov al,200 ;写入计数器初值200 mov dx,io8253b out dx,al mov dx,io8255c ;设8255的A口为输入 mov al,9bh out dx,al mov dx,io8255d ;从8255的A口输入 实用文档.delay1:in al,dx and al,1 ;判断PA0是否为1 jz delay1 ;若PA0不为1,转de_lay pop dx ret ;子程序返回 delay endp code ends end begin