组合逻辑电路设计方案实验模板.pdf

《组合逻辑电路设计方案实验模板.pdf》由会员分享，可在线阅读，更多相关《组合逻辑电路设计方案实验模板.pdf（9页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1/9 阶段性考核之一：【平时成绩 10 分】组合逻辑部分设计型实验报告 实验题目 设计一个实现两个一位二进制数相加的全加器电路 学生姓名 班 级 学 号 任课教师 实验成绩 完成时间 1/9 实验题目 设计一个实现两个一位二进制数相加的全加器电路 实验目的 本次实验要求学生用多种方案分别设计一个实现两个一位二进制数相加的全加器电路。其目的在于：1.使学生深入理解分立元件构成的组合逻辑电路设计过程；2.通过实验手段，使学生加深对典型集成中规模组合逻辑电路译码器和数据选择器实现逻辑函数这一知识点的理解。3.时初步锻炼学生的动手实践能力。具体 实验 要求 1.用分立元件设计完成该功能电路。具体要求

2、：（1）试用 2 输入与非门芯片实现该电路；【要求指明所需芯片型号、功能和具体数量】（2）试用最少个数的芯片实现该电路。【要求指明所需芯片型号、功能和具体数量】（3）以上两方案只需用Multisim 仿真软件仿真实现即可，无需到实验室进行实物搭接。但在该实验报告中要求必须有完整的设计过程和仿真电路图。2.用 3 线-8 线译码器 7LS138 设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】3.用双 4 选 1 数据选择器 74LS153 设计完成该功能电路。【要求指明所需芯片型号、功能和具体数量】4.上述 2、3 两种方案的实现既要有 Multisim 仿真实验过程，又要求到实验

3、室进行实物搭接。在该实验报告中要有完整的设计过程、仿真电路图和实验调试过程。5.总结本次实验的收获、体会以及建议，填入本实验报告的相应位置2/9 中。【收获、体会必须写！】设计过程 一用分立元件设计完成两个一位二进制数全加器 方案一：用 2 输入与非门实现 1 设计过程：【该部分打印报告时可留出足够的空白处手写完成，也可以电子版的形式直接书写到此处】2 所用器件：【包括器件型号、功能及数量】3 仿真实现过程：【仿真电路图可以以附表的形式在实验报告后面单附，此处描述仿真调试过程，即：在调试时遇到了哪些实际问题，你是如何解决的？】方案二：用最少个数的芯片实现 1 设计过程：2 所用器件：3 仿真实现过程：二用 3 线-8 线译码器 7LS138 设计完成该功能电路【方案三】3/9 1 设计过程：2 所用器件：3 仿真实现过程：三用双 4 选 1 数据选择器 74LS153 设计完成该功能电路【方案四】1 设计过程：2 所用器件：3 仿真实现过程：4/9 实验心得 5/9 附录 1：方案一仿真电路图 6/9 附录 2：方案二仿真电路图 7/9 附录 3：方案三仿真电路图 8/9 附录 4：方案四仿真电路图