模拟电子技术 基本运算电路.pptx

《模拟电子技术 基本运算电路.pptx》由会员分享，可在线阅读，更多相关《模拟电子技术 基本运算电路.pptx（60页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1模拟电子技术模拟电子技术 基本运算电路基本运算电路 2.1基本逻辑门电路2.1.1 基本逻辑运算 2.1.4 DTL与非门2.1.2 二极管与门及或门电路2.1.3 非门电路第1页/共60页(1-3)2.1.1 基本逻辑运算数字电路：又称开关电路，其电子器件工作在“导 通”和“截止”两种状态。在逻辑代数中以“0”和“1”表示。逻辑运算：按一定的逻辑规律进行运算。基本运算分为与、或、非三种。第2页/共60页(1-4)2.1.1 基本逻辑运算一、与运算决定某一事件的所有条件都具备时,该事件才发生灭断断亮合合灭断合灭合断灯 Y开关 B开关 A开关 A、B 都闭合时，灯 Y 才亮。第3页/共6

2、0页(1-5)2.1.1 基本逻辑运算11 1YA B00 000 101 0逻辑表达式若有 0 出 0；若全 1 出 1 逻辑符号Y=A B 或 Y=AB真值表第4页/共60页(1-6)2.1.1 基本逻辑运算二、或运算 决定某一事件的诸条件中，只要有一个或一个以上具备时，该事件就发生。灭断断亮合合亮断合亮合断灯 Y开关 B开关 A 开关 A 或 B 闭合或两者都闭合时，灯 Y 才亮。第5页/共60页(1-7)2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表Y=A+B 00 011 1YA B10 111 0若有 1 出 1，若全 0 出 0 第6页/共60页(1-8)2.1.1 基本逻辑运

3、算三、非运算 决定某一事件的条件满足时，事件不发生；反之事件发生。开关闭合时灯灭，开关断开时灯亮。第7页/共60页(1-9)2.1.1 基本逻辑运算逻辑表达式逻辑符号真值表Y=A AY0110第8页/共60页(1-10)2.1.2 二极管与门及或门电路一、二极管与门3KR+VCC(+5V)VD1VD2VD3ABC(a)电路图ABCL&(b)逻辑符号L=A.B.C(c)逻辑表达式第9页/共60页(1-11)2.1.2 二极管与门及或门电路二、二极管或门ABCL1(b)逻辑符号(a)电路图3KRVD1VD2VD3ABCLL=A+B+C(c)逻辑表达式第10页/共60页(1-12)2.1.3 非门电

4、路(a)电路图VTRCRBAL+VCCL=A.B.C(c)逻辑表达式AL1(b)逻辑符号第11页/共60页(1-13)2.1.4 DTL与非门由二极管与门和三极管非门串联而成，称为二极管三极管逻辑门（Diode-Transistor-Logic），简称为DTL与非门。(a)电路图VTRCLR1+VCC(+5V)VD1VD2VD3ABCR2VD4VD5Pb第12页/共60页(1-14)2.1.4 DTL与非门ABCL&(b)逻辑符号L=A.B.C(c)逻辑表达式工作原理：当A、B和C端都接高电平（+5V）时，VD1、VD2和VD3截止，而VD4、VD5和VT导通。选合理的R1、R2和三极管参数，

5、使三极管工作在饱和区，则UL=UCES=0.3V，既为低电平。当A、B和C端中有一为低电平（0.3V）时，对应的输入二极管导通，P UTH，则与非门开通，输出低电平UOL；uI UTH，则与非门关闭，输出高电平UOH。第20页/共60页(1-22)2.2.1 TTL与非门电路 噪声容限越大，抗干扰能力越强。输入低电平时，允许的最大正向噪声电压。UNL=UOFF UIL 输入高电平时，允许的最大负向噪声电压。UNH=UIH UON 输入信号上叠加的噪声电压只要不超过允许值，就不会影响电路的正常逻辑功能，这个允许值称为噪声容限。输入高电平噪声容限 UNH输入低电平噪声容限 UNL第21页/共60页

6、(1-23)2.2.1 TTL与非门电路输入负载特性测试电路 输入负载特性曲线0uI/VR1/kUOFF1.1FNROFFRON2.输入负载特性 ROFF 称关门电阻。RI RON 时，相应输入端相当于输入高电平。对 STTL 系列，RON 2.1 k。RONROFFUOFF第22页/共60页(1-24)不管是灌电流负载还是拉电流负载，负载电流都不能超过其最大允许电流，否则将导致电路不能正常工作，甚至烧坏门电路。2.2.1 TTL与非门电路3.负载能力 负载电流流入与非门的输出端。负载电流从与非门的输出端流向外负载。输入均为高电平 输入有低电平 输出为低电平 输出为高电平 灌电流负载 通常按照

7、负载电流的流向将与非门负载分为 灌电流负载 拉电流负载 负载电流流入驱动门IOL负载电流流出驱动门IOH实用中常用扇出系数 NOL 表示电路负载能力。门电路输出低电平时允许带同类门电路的个数。拉电流负载第23页/共60页(1-25)2.2.1 TTL与非门电路 由于三极管存在开关时间，元、器件及连线存在一定的寄生电容，因此输入矩形脉冲时，输出脉冲将延迟一定时间。输入信号UOm0.5 UOm0.5 UImUIm输出信号4.传输延迟时间 输入电压波形下降沿 0.5 UIm 处到输出电压上升沿 0.5 Uom处间隔的时间称截止延迟时间 tPLH。输入电压波形上升沿 0.5 UIm 处到输出电压下降沿

8、 0.5 Uom处间隔的时间称导通延迟时间 tPHL。平均传输延迟时间 tpd tPHLtPLHtpd 越小，则门电路开关速度越高，工作频率越高。0.5 UIm0.5 UOm第24页/共60页(1-26)2.2.2 其他形式的TTL门电路 常用的有集电极开路门电路、三态门等。它们都是在上述与非门基础上发展出来的，TTL与非门的上述特性对这些门电路大多适用。一、集电极开路与非门 即 Open collector gate，简称 OC 门。使用时需外接上拉电阻 RL VC 可以等于 VCC也可不等于 VCC 1.电路、逻辑符号和工作原理 输入都为高电平时，V2 和 V5 饱和导通，输出为低电平 U

9、OL 0.3 V。输入有低电平时，V2和 V5 截止，输出为高电平 UOH VC。因此具有与非功能。工作原理 OC门第25页/共60页(1-27)2.应用(1)实现线与：两个或多个 OC 门的输出端直接相，相当于将这些输出信号相与，称为线与。相当于与门作用。因为 Y1、Y2 中有低电平时，Y 为低电平；只有 Y1、Y2 均为高电平时，Y才为高电平，故 Y=Y1 Y2。Y 只有 OC 门才能实现线与。普通TTL 门输出端不能并联，否则可能损坏器件。注意 2.2.2 其他形式的TTL门电路第26页/共60页(1-28)(2)驱动显示器和继电器等 例 下图为用 OC 门驱动发光二极管 LED 的显示

10、电路。已知 LED 的正向导通压降 UF=2V，正向工作电流 IF=10mA，为保证电路正常工作，试确定 RC 的值。解：为保证电路正常工作，应满足即因此 RC=270 分析：该电路只有在 A、B 均为高电平，使输出 uO 为低电平时，LED 才可能导通发光；否则 LED 中无电流流通，不发光。要使 LED 发光，应满足Irc IF=10 mA。2.2.2 其他形式的TTL门电路第27页/共60页(1-29)2.2.2 其他形式的TTL门电路TTLCMOSRLVDD+5V(3)实现电平转换 TTL 与非门有时需要驱动其它种类门电路，而不同种类门电路的高低电平标准不一样。应用 OC 门就可以适应

11、负载门对电平的要求。OC 门的 UOL 0.3V，UOH VDD，正好符合 CMOS 电路 UIH VDD，UIL 0的要求。VDDRL第28页/共60页(1-30)2.2.2 其他形式的TTL门电路 即 Three-State Logic 门，简称 TSL 门。其输出有高电平态、低电平态和高阻态三种状态。三态输出与非门电路 EN=1时，P=0，uP=0.3V0110 0.3V1V导通截止截止 另一方面，V1 导通，uB1=0.3V+0.7V=1V，V2、V5 截止。这时，从输出端Y看进去，对地和对电源 VCC 都相当于开路，输出端呈现高阻态，相当于输出端开路。Y=AB1V导通截止截止Z EN

12、=0 时，P=1，VD 截止，电路等效为一个输入为 A、B、1 的 TTL 与非门。Y=AB 这时 VD 导通，使uC2=0.3V+0.7V=1V，使 V4 截止。二、三态输出门 1.电路、逻辑符号和工作原理工作原理第29页/共60页(1-31)2.2.2 其他形式的TTL门电路二、三态输出门 1.电路、逻辑符号和工作原理当 EN=0 时，Y=AB，三态门处于工作态；当 EN=1 时，三态门输出呈现高阻态，又称禁止态。只有当使能信号 EN=0 时才允许三态门工作，故称 EN 低电平有效。EN 称使能信号或控制信号，A、B 称数据信号。第30页/共60页(1-32)2.2.2 其他形式的TTL门

13、电路功能表Z0AB1YEN使能端的两种控制方式使能端低电平有效使能端高电平有效功能表Z1AB0YENEN 即 Enable第31页/共60页(1-33)2.2.2 其他形式的TTL门电路2.应用 任何时刻 EN1、EN2、EN3 中只能有一个为有效电平，使相应三态门工作，而其它三态输出门处于高阻状态，从而实现了总线的复用。总线(1)构成单向总线 第32页/共60页(1-34)2.2.2 其他形式的TTL门电路DIDO/DIDO00高阻态工作DI EN=0 时，总线上的数据 DI经反相后在 G2 输出端输出。(2)构成双向总线 DIDO/DIDO11工作 DO高阻态 EN=1 时，数据 DO 经

14、 G1 反相后传送到总线上。DIDO/DIDO11工作 DO高阻态 EN=1 时，数据 DO 经 G1 反相后传送到总线上。DIDO/DIDO第33页/共60页(1-35)2.3 CMOS逻辑门电路 是由增强型 PMOS 管和增强型 NMOS 管组成的互补对称 MOS 门电路。比之 TTL，其突出优点为：微功耗、抗干扰能力强。主要要求：掌握 CMOS 反相器的电路、工作原理和主要外特性。了解 CMOS 与非门、或非门、开路门、三态门和传输门的电路和逻辑功能。第34页/共60页(1-36)2.3 CMOS逻辑门电路AuIYuOVDDSGDDGSBVPVNBAuIYuOVDDSGDDGSBVPVN

15、B增强型 NMOS 管（驱动管）增强型 PMOS 管（负载管）构成互补对称结构一、CMOS 反相器（一）电路基本结构 要求VDD UGS(th)N+UGS(th)P且 UGS(th)N=UGS(th)P UGS(th)N增强型 NMOS 管开启电压AuIYuOVDDSGDDGSBVPVNB NMOS 管的衬底接电路最低电位，PMOS管的衬底接最高电位，从而保证衬底与漏源间的 PN 结始终反偏。.uGSN+-增强型 PMOS 管开启电压uGSP+-UGS(th)PuGSN UGS(th)N 时，增强型 NMOS 管导通uGSN UGS(th)N 时，增强型 NMOS 管截止OiDuGSUGS(t

16、h)N增强型 NMOS 管转移特性uGSP UGS(th)P 时，增强型 PMOS 管截止OiDuGSUGS(th)P增强型 PMOS 管转移特性AuIYuOVDDSGDDGSBVPVNB（一）电路基本结构 UIL=0 V，UIH=VDD第35页/共60页(1-37)2.3 CMOS逻辑门电路（二）工作原理 AuIYuOVDDSGDDGSVP衬底 BVN衬底 B 输入为低电平，UIL=0V时，uGSN=0V UGS(th)N，UIL=0V截止uGSN+-VN 截止，VP 导通，导通uGSP+-uGSP=uGP-uSP=0V-VDD UGS(th)PROFFNRONPuO+VDDSDDS导通电阻

17、 RON UGS(th)N，VN 导通，uGSP=VDD-VDD=0V UGS(th)P，VP 截止，UIH=VDD截止uGSP+-导通uGSN+-uO0V 为低电平。RONNROFFPuO+VDDSDDS可见该电路构成 CMOS 非门，又称 CMOS 反相器。无论输入高低，VN、VP 中总有一管截止，使静态漏极电流 iD 0。因此 CMOS 反相器静态功耗极微小。第36页/共60页(1-38)2.3 CMOS逻辑门电路二、其它功能的 CMOS 门电路（一）CMOS 与非门和或非门 1.CMOS 与非门 ABVDDVPBVPAVNAVNBY与非门结构特点：驱动管相串联，负载管相并联。每个输入端

18、对应一对 NMOS 管和PMOS 管。NMOS 管为驱动管，PMOS 管为负载管。输入端与它们的栅极相连。第37页/共60页(1-39)2.3 CMOS逻辑门电路ABVDDVPBVPAVNAVNBY CMOS 与非门工作原理11导通导通截止截止0 驱动管均导通，负载管均截止，输出为低电平。当输入均为 高电平时：低电平输入端相对应的驱动管截止，负载管导通，输出为高电平。当输入中有 低电平时：ABVDDVPBVPAVNAVNBY0截止导通1因此 Y=AB第38页/共60页(1-40)2.3 CMOS逻辑门电路2.CMOS 或非门 ABVDDVPBVPAVNAVNBY或非门结构特点：驱动管相并联，负

19、载管相串联。第39页/共60页(1-41)2.3 CMOS逻辑门电路YABuOuIVDD1漏极开路的CMOS与非门电路（二）漏极开路的 CMOS 门简称 OD 门 与 OC 门相似，常用作驱动器、电平转换器和实现线与等。Y=AB构成与门 构成输出端开路的非门需外接上拉电阻 RD第40页/共60页(1-42)C、C 为互补控制信号 由一对参数对称一致的增强型 NMOS 管和 PMOS 管并联构成。PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN（三）CMOS 传输门 工作原理 MOS 管的漏极和源极结构对称，可互换使用，因此 CMOS 传输门的输出端和输入端也可互换。

20、uOuIuIuO 当 C=0V，uI=0 VDD 时，VN、VP 均截止，输出与输入之间呈现高电阻，相当于开关断开。uI 不能传输到输出端，称传输门关闭。CC 当 C=VDD，uI=0 VDD 时，VN、VP 中至少有一管导通，输出与输入之间呈现低电阻，相当于开关闭合。uO=uI，称传输门开通。C=1，C=0 时，传输门开通，uO=uI；C=0，C=1 时，传输门关闭，信号不能传输。2.3 CMOS逻辑门电路第41页/共60页(1-43)PMOSCuI/uOVDDCMOS传输门电路结构uO/uIVPCNMOSVN 传输门是一个理想的双向开关，可传输模拟信号，也可传输数字信号。TGuI/uOuO

21、/uICC传输门逻辑符号 TG 即 Transmission Gate 的缩写（三）CMOS 传输门 2.3 CMOS逻辑门电路第42页/共60页(1-44)在反相器基础上串接了 PMOS 管 VP2 和 NMOS 管 VN2，它们的栅极分别受 EN 和 EN 控制。（四）CMOS 三态输出门 AENVDDYVP2VP1VN1VN2低电平使能的 CMOS 三态输出门工作原理001导通导通Y=A110截止截止Z EN=1 时，VP2、VN2 均截止，输出端 Y 呈现高阻态。因此构成使能端低电平有效的三态门。EN=0 时，VP2 和 VN2 导通，呈现低电阻，不影响 CMOS 反相器工作。Y=A

22、2.3 CMOS逻辑门电路第43页/共60页(1-45)2.4 集成运放运算电路 由于运放的开环放大倍数很大，输入电阻高，输出电阻小，在分析时常将其理想化，称其所谓的理想运放。理想运放的条件虚短路放大倍数与负载无关。分析多个运放级联组合的线性电路时可以分别对每个运放进行。虚断路运放工作在线性区的特点在分析信号运算电路时对运放的处理第44页/共60页(1-46)2.4 集成运放运算电路一、比例运算电路作用：将信号按比例放大。类型：同相比例放大和反相比例放大。方法：引入深度电压并联负反馈或电压串联负反馈。这样输出电压与运放的开环放大倍数无关，与输入电压和反馈系数有关。第45页/共60页(1-47)

23、为提高精度，一般取电压并联负反馈 由第5章可知该电路为负反馈电路。即电路处于深度负反馈条件下，虚短和虚断成立。（1）反相比例运算电路利用虚短和虚断得u 运算放大器输入端无共模信号u 运算电路输入电阻较小 由于运放的增益一般有 ，所以输出与输入反相 2.4 集成运放运算电路第46页/共60页(1-48)2.4 集成运放运算电路电压串联负反馈（2）同相比例运算电路利用虚短和虚断得u 运算放大器输入端有共模信号u 运算电路输入电阻很大输出与输入同相电压跟随器第47页/共60页(1-49)2.4 集成运放运算电路二、加减运算电路由虚短、虚断和N点KCL得：若则有（加法运算）输出再接一级反相电路可得（1

24、）加法运算电路第48页/共60页(1-50)2.4 集成运放运算电路（2）减法运算电路第一级反相比例第二级反相加法1、利用反相信号求和以实现减法运算即当 时得（减法运算）第49页/共60页(1-51)2.4 集成运放运算电路 从结构上看，它是反相输入和同相输入相结合的放大电路。2、利用差分式电路以实现减法运算当则若继续有则 根据虚短、虚断和N、P点的KCL得：第50页/共60页(1-52)2.4 集成运放运算电路3、由三个集成运放构成的高性能放大电路仪器放大器uo2+AARRRWui1ui2uo1ab+R1R1AR2R2uo+-第51页/共60页(1-53)2.4 集成运放运算电路uo2+AA

25、RRRWui1ui2uo1ab+-虚短路：虚断路：第52页/共60页(1-54)2.4 集成运放运算电路uo2R1R1AR2R2uo+uo1三运放电路是差动放大器，放大倍数可变。由于输入均在同相端，此电路的输入电阻高。第53页/共60页(1-55)式中，负号表示vO与vS在相位上是相反的。根据“虚短”，得根据“虚断”，得即因此电容器被充电，其充电电流为设电容器C的初始电压为零，则（积分运算）积分电路 2.4 集成运放运算电路三、积分与微分电路（1）积分电路第54页/共60页(1-56)10K5000PF 2.4 集成运放运算电路例 设右图的积分电路中，vs的初始电压为零。当输入波形如右图时，试

26、画出输出电压v0的波形，并标出幅值。vs/Vt/st1t24012005-10v0/Vt/st1t24012008解：当0t40 s当40t120 s第55页/共60页(1-57)2.4 集成运放运算电路(2)微分电路 同样可根据“虚短”、“虚断”，以及电容两端电压和电流的关系可得：当输入阶跃波时，输出则为脉冲波。第56页/共60页(1-58)2.4 集成运放运算电路四、对数与指数电路（1）对数电路其中，IES 是发射结反向饱和电流，vO是vS的对数运算。-利用PN结的指数特性实现BJT的发射结有注意：vS必须大于零，电路的输出电压小于0.7伏利用虚短和虚断，电路有当 时，第57页/共60页(1-59)2.4 集成运放运算电路vO是vS的反对数运算（指数运算）利用虚短和虚断，电路有要求以上两个电路温漂很严重，实际电路都有温度补偿电路（2）指数电路-利用PN结的指数特性实现第58页/共60页电子技术第二章 结束模拟电路部分第59页/共60页