嵌入式最小系统设计学习教案.pptx

《嵌入式最小系统设计学习教案.pptx》由会员分享，可在线阅读，更多相关《嵌入式最小系统设计学习教案.pptx（102页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、嵌入式最小系统设计嵌入式最小系统设计第一页，编辑于星期一：二十点 五十四分。图6.1 最小系统原理框图嵌入式控制器时钟系统调试测试接口复位及其配置系统存储器系统供电系统(电源)第1页/共102页第二页，编辑于星期一：二十点 五十四分。图图图图6.26.2是一个典型的嵌入式系统硬件结构框图是一个典型的嵌入式系统硬件结构框图是一个典型的嵌入式系统硬件结构框图是一个典型的嵌入式系统硬件结构框图，部分基本功能描述如下：部分基本功能描述如下：第2页/共102页第三页，编辑于星期一：二十点 五十四分。复位电路可完成系统上电复位和在系统工作时用户按复位电路可完成系统上电复位和在系统工作时用户按键复位。键复位

2、。电源电路为电源电路为S3C44B0XS3C44B0X及其他需要及其他需要3.3V3.3V电源的外围电路电源的外围电路供电。供电。晶振为系统提供工作时钟，通过片内晶振为系统提供工作时钟，通过片内PLLPLL（时钟发生器）（时钟发生器）电路倍频作为微处理器的工作时钟。电路倍频作为微处理器的工作时钟。FlashFlash存储器可存放已调试好的用户应用程序、嵌入式操存储器可存放已调试好的用户应用程序、嵌入式操作系统或其他在系统掉电后需要保存的用户数据等。作系统或其他在系统掉电后需要保存的用户数据等。SDRAMSDRAM存储器作为系统运行时的主要区域，系统及存储器作为系统运行时的主要区域，系统及用户数

3、据、堆栈均位于用户数据、堆栈均位于SDRAMSDRAM存储器中。存储器中。第3页/共102页第四页，编辑于星期一：二十点 五十四分。JTAGJTAG接口可对芯片内部的所有部件进行访问，通过该接接口可对芯片内部的所有部件进行访问，通过该接口可对系统进行调试、编程等。口可对系统进行调试、编程等。系统总线扩展引出了数据总线、地址总线和必需的控系统总线扩展引出了数据总线、地址总线和必需的控制总线，便于用户根据自身的特定要求扩展外围电路。制总线，便于用户根据自身的特定要求扩展外围电路。串行接口电路用于系统与其他应用系统的短距离双向串行接口电路用于系统与其他应用系统的短距离双向串行通信。串行通信。10 M

4、10 M以太网接口为系统提供以太网接入的物理通道，以太网接口为系统提供以太网接入的物理通道，通过该接口，系统可以通过该接口，系统可以10Mb/s10Mb/s的速率接入以太网。的速率接入以太网。第4页/共102页第五页，编辑于星期一：二十点 五十四分。第二节S3C44B0XS3C44B0X概述6.2.1 S3C44B0X 引脚及信号描述6.2.2 S3C44B0X 特性6.2.3 ARM 存储器6.2.4 S3C44B0X 存储控制器第5页/共102页第六页，编辑于星期一：二十点 五十四分。第二节S3C44B0X概述 S3C44B0X S3C44B0X微处理器是三星公司生产的基于微处理器是三星公

5、司生产的基于ARM7TDMIARM7TDMI核的微处理器，采用核的微处理器，采用0.25m CMOS0.25m CMOS工工艺制造，并在艺制造，并在ARM7TDMIARM7TDMI核基本功能的基础上集成核基本功能的基础上集成了丰富的外围功能模块，便于低成本设计嵌入式应了丰富的外围功能模块，便于低成本设计嵌入式应用系统。用系统。片上集成的主要功能如下片上集成的主要功能如下片上集成的主要功能如下片上集成的主要功能如下：l l在ARM7TDMI基础上增加8 KB的cache。l l外部扩充存储器控制器（FP/EDO/SDRAM控制，片选逻辑）。l lLCD控制器（最大支持256色的DSTN），并带有

6、1个LCD专用DMA通道。第6页/共102页第七页，编辑于星期一：二十点 五十四分。l l2个通用DMA通道/2个带外部请求引脚的DMA通道。l l2个带有握手协议的UART和1个SIO。l l1个多主的IC总线控制器。l l1个IIS总线控制器。l l5个PWM定时器及1个内部定时器。l l看门狗定时器。l l71个通用可编程I/O口，8个外部中断源。l l功耗控制模式是正常、低、休眠和停止。l l8路10位ADC。l l具有日历功能的RTC（实时时钟）。l lPLL时钟发生器。第7页/共102页第八页，编辑于星期一：二十点 五十四分。6.2.1 S3C44B0X 6.2.1 S3C44B0

7、X 引脚及信号描述引脚及信号描述S3C44B0X引脚如图引脚如图6.3所示所示。第8页/共102页第九页，编辑于星期一：二十点 五十四分。S3C44B0X引脚信号的详细描述见引脚信号的详细描述见表表6.1。表表6.1 S3C44B0X6.1 S3C44B0X引脚信号详细描述引脚信号详细描述第9页/共102页第十页，编辑于星期一：二十点 五十四分。第10页/共102页第十一页，编辑于星期一：二十点 五十四分。第11页/共102页第十二页，编辑于星期一：二十点 五十四分。第12页/共102页第十三页，编辑于星期一：二十点 五十四分。第13页/共102页第十四页，编辑于星期一：二十点 五十四分。第1

8、4页/共102页第十五页，编辑于星期一：二十点 五十四分。第15页/共102页第十六页，编辑于星期一：二十点 五十四分。第16页/共102页第十七页，编辑于星期一：二十点 五十四分。6.2.2 S3C44B0X 特性 1.1.体系结构体系结构体系结构体系结构l l集成了手持设备和通用嵌入式系统应用的解决方案。l l16/32位RISC体系结构和ARM7TDMI处理器内核强大的指令体系。l lThumb代码压缩机，最大代码密度同时保持了32位指令的性能。l l基于JTAG的片上集成ICE调试支持解决方案。l l328的硬件乘法器。l l实现低功耗SAMBA II（三星ARM处理器嵌入式微控制器总

9、线体系结构）的新型总线结构。第17页/共102页第十八页，编辑于星期一：二十点 五十四分。2 2系统管理器系统管理器系统管理器系统管理器l l支持大、小端模式（通过外部引脚来选择）。支持大、小端模式（通过外部引脚来选择）。l l包含包含8 8个地址空间，每个地址空间为个地址空间，每个地址空间为32 MB32 MB，总共有，总共有256 256 MBMB。l l所有地址空间都可以通过编程设置为所有地址空间都可以通过编程设置为8 8位、位、1616位或位或3232位宽数位宽数据对齐访问。据对齐访问。l l8 8个地址空间中，个地址空间中，6 6个地址空间可用于个地址空间可用于ROMROM、SRAM

10、SRAM等存储器，等存储器，2 2个用于个用于ROMROM、SRAMSRAM、FP/EDO/SDRAMFP/EDO/SDRAM等存储器。等存储器。l l7 7个起始地址固定及大小可编程的地址空间。个起始地址固定及大小可编程的地址空间。l l1 1个起始地址及大小可变的地址空间。个起始地址及大小可变的地址空间。l l所有存储器空间的访问周期都可通过编程配置。所有存储器空间的访问周期都可通过编程配置。l l提供外部扩展总线的等待周期。提供外部扩展总线的等待周期。l l在低功耗模式下支持在低功耗模式下支持DRAM/SDARMDRAM/SDARM自动刷新。自动刷新。l l支持地址对称或非地址对称的支持

11、地址对称或非地址对称的DRAMDRAM。第18页/共102页第十九页，编辑于星期一：二十点 五十四分。3.cache和片内和片内SRAMl l4路相连统一的8KB指令/数据cache。l l未作为cache使用的0/4/8KB cache存储空间可作为片内SRAM使用。l lcache伪LRU（最近最少使用）的替换算法。l l通过在主内存和缓冲区内容之间保持一致的方式写内存。l l具有4级深度的写缓冲。l l当缓冲区出错时，请求数据填充。第19页/共102页第二十页，编辑于星期一：二十点 五十四分。4.时钟和功耗管理时钟和功耗管理l l低功耗。l l片上PLL使得MCU的工作时钟频率最高为66

12、MHz。l l时钟可通过软件选择性地反馈回每个功能块。l l功耗管理模式为：l l正常模式：正常运行模式。l l低速模式：不带PLL的低频时钟。l l休眠模式：使CPU的时钟停止。l l停止模式：所有时钟都停止。l lEINT7:0或RTC警告中断可使功耗管理从停止模式中唤醒。第20页/共102页第二十一页，编辑于星期一：二十点 五十四分。5.中断控制器中断控制器uu3030个中断源（个中断源（1 1个看门狗定时器中断、个看门狗定时器中断、6 6个个定时器中断、定时器中断、6 6个个UARTUART中断、中断、8 8个外部个外部中断、中断、4 4个个DMADMA中断、中断、2 2个个RTCRT

13、C中断、中断、1 1个个ADCADC中断、中断、1 1个个I2 CI2 C中断和中断和1 1个个SIOSIO中断）。中断）。uu矢量矢量IRQIRQ中断模式缩短中断响应周期。中断模式缩短中断响应周期。uu外部中断源的电平外部中断源的电平/边沿模式。边沿模式。uu可编程的电平可编程的电平/边沿极性。边沿极性。uu支持紧急中断请求的支持紧急中断请求的FIQFIQ（快速中断请求）。（快速中断请求）。第21页/共102页第二十二页，编辑于星期一：二十点 五十四分。6.6.带带带带PWMPWM的定时器的定时器的定时器的定时器(脉宽可调制脉宽可调制脉宽可调制脉宽可调制)uu5个16位带PWM的定时器，1个

14、16位基于DMA或基于中断的内部定时器。uu可编程的工作周期、频率和极性。uu死区产生器。uu支持外部时钟源。7.7.实时时钟实时时钟实时时钟实时时钟RTCRTC充分的时钟特性：毫秒、秒、分、时、天、星期、月、年。32.768 kHz时钟。CPU唤醒的警告中断。可产生时钟节拍中断。第22页/共102页第二十三页，编辑于星期一：二十点 五十四分。8.8.通用输入通用输入通用输入通用输入/输出端口输出端口输出端口输出端口l l8 8个外部中断端口。个外部中断端口。l l7171个（多功能）复用输入个（多功能）复用输入/输出口。输出口。9.UART9.UARTl l2 2个基于个基于DMADMA或基

15、于中断的或基于中断的UARTUART。l l支持支持5 5位、位、6 6位、位、7 7位、位、8 8位串行数据传送位串行数据传送/接收接收l l在传送在传送/接收时支持硬件握手。接收时支持硬件握手。l l波特率可编程。波特率可编程。l l支持支持IrDA 1.0IrDA 1.0（115.2 kb/s115.2 kb/s）。）。l l用于回环测试模式。用于回环测试模式。l l每个通道有每个通道有2 2个用于接收和发送的内部个用于接收和发送的内部3232字节字节FIFOFIFO。第23页/共102页第二十四页，编辑于星期一：二十点 五十四分。10.DMA10.DMA控制器控制器控制器控制器l l2

16、 2路通用的无路通用的无CPUCPU干涉的干涉的DMADMA控制器。控制器。l l2 2路路DMADMA桥（外设桥（外设DMADMA）控制器。）控制器。l l支持支持I/OI/O到内存、内存到到内存、内存到I/OI/O、I/OI/O到到I/OI/O的桥式的桥式DMADMA传送，有传送，有6 6种种DMADMA请求方式软件、请求方式软件、4 4个内部功能块（个内部功能块（UARTUART、SIOSIO、实时、实时器和器和IISIIS）和外部引脚。）和外部引脚。l lDMADMA之间优先级次序可编程。之间优先级次序可编程。l l突发传送模式提高了突发传送模式提高了FPDRAMFPDRAM、EDOD

17、RAMEDODRAM和和SDRAMSDRAM的传的传送率。送率。l l支持内存到外围设备的支持内存到外围设备的fly-byfly-by模式和外围设备到内存的传送模式和外围设备到内存的传送模式。模式。11.A/D11.A/D转换转换转换转换l l8 8通道多路通道多路ADCADC。l l最高转换速率最高转换速率100 kb/s/10b100 kb/s/10b。第24页/共102页第二十五页，编辑于星期一：二十点 五十四分。12.LCD12.LCD控制器控制器控制器控制器n n支持彩色/单色/灰度LCD。n n支持单扫描和双扫描显示。n n支持虚拟显示功能。n n系统内存可作为显示内存。n n专用

18、DMA用于从系统内存中提取图像数据。n n可编程屏幕大小。n n16级灰度。n n彩色模式为256色。第25页/共102页第二十六页，编辑于星期一：二十点 五十四分。13.13.看门狗定时器看门狗定时器看门狗定时器看门狗定时器l l1616位看门狗定时器。位看门狗定时器。l l定时中断请求或系统超时复位。定时中断请求或系统超时复位。14.I2 C14.I2 C总线接口总线接口总线接口总线接口n n1 1个基于中断操作的多主的个基于中断操作的多主的I2 CI2 C总线。总线。n n8 8位双向串行数据传送器能够工作于位双向串行数据传送器能够工作于100 kb/s100 kb/s的标准模式的标准模

19、式和和400 kb/s400 kb/s的快速模式。的快速模式。15.IIS15.IIS总线接口总线接口总线接口总线接口uu1 1路基于路基于DMADMA操作的音频操作的音频IISIIS总线接口。总线接口。uu每通道每通道8/168/16位串行数据传送。位串行数据传送。uu支持支持MSBMSB可调整的数据格式。可调整的数据格式。第26页/共102页第二十七页，编辑于星期一：二十点 五十四分。16.SIO(16.SIO(同步串行同步串行同步串行同步串行I/O)I/O)l l1路基于DMA或基于中断的SIO。l l波特率可编程。l l支持8位SIO的串行数据传送/接收操作。17.17.工作电压范围工

20、作电压范围工作电压范围工作电压范围内核：2.5 V。I/O：3.03.6 V。18.18.工作频率工作频率工作频率工作频率l l最高达66MHz。19.19.封装封装封装封装l l160LQFP/160FBGA。第27页/共102页第二十八页，编辑于星期一：二十点 五十四分。6.2.3 ARM 存储器 在现代在现代SOCSOC设计中，为了实现高性能，微处理器核必设计中，为了实现高性能，微处理器核必须连接一个容量大、速度高的存储器系统。如果存储器容须连接一个容量大、速度高的存储器系统。如果存储器容量太小，就不能存储足够大的程序来使处理器全力处理，量太小，就不能存储足够大的程序来使处理器全力处理，

21、如果速度太慢，就不能像处理器执行指令那样快地提供指如果速度太慢，就不能像处理器执行指令那样快地提供指令。但一般存储器容量大，速度相对会慢。因此，设计一令。但一般存储器容量大，速度相对会慢。因此，设计一个足够大又足够快的单一存储器，使高性能处理器充分发个足够大又足够快的单一存储器，使高性能处理器充分发挥其能力，是有一定困难的，一般的解决方法是构建一个挥其能力，是有一定困难的，一般的解决方法是构建一个复合的存储器系统，这就是普遍使用的多级存储器层次的复合的存储器系统，这就是普遍使用的多级存储器层次的概念。概念。第28页/共102页第二十九页，编辑于星期一：二十点 五十四分。多级存储器包括一个容量小

22、但速度快的从存储器，以及一个容量大但速度慢的主存储器。容量小但速度快的元件是cache，能自动保存处理器经常用到的指令和数据的复制。根据典型程序的实验统计，这个存储器系统的外部行为在绝大部分时间像一个既大又快的存储器。2级存储器原理可扩展为多级存储器层次，如cache、主存和硬盘构成3级存储层次（嵌入式系统目前多是2级的）。这里首先对ARM支持的存储数据类型和处理器中数据存储格式进行介绍，建立起ARM处理器的存储体系的概念。第29页/共102页第三十页，编辑于星期一：二十点 五十四分。1.1.存储数据类型和存储格式存储数据类型和存储格式存储数据类型和存储格式存储数据类型和存储格式 （1 1）数

23、据类型）数据类型）数据类型）数据类型 ARMARM处理器支持以下处理器支持以下6 6种数据类型（较早的种数据类型（较早的ARMARM处理处理器不支持半字和有符号字节）：器不支持半字和有符号字节）：l l8位有符号和无符号字节。l l16位有符号和无符号半字，它们以2字节的边界对齐。l l32位有符号和无符号字，它们以4字节的边界对齐。ARMARM指令全是指令全是3232位的字，并且必须以字为单位边界对位的字，并且必须以字为单位边界对齐。齐。ThumbThumb指令是指令是1616位半位半字，而且必须以2字节为单位边界对齐。第30页/共102页第三十一页，编辑于星期一：二十点 五十四分。在内部，

24、所有在内部，所有ARMARM操作都面向操作都面向3232位的操作位的操作数，只有数据传送指令支持较短的字节和半字数，只有数据传送指令支持较短的字节和半字的数据类型。当从存储器调入一个字节或半字的数据类型。当从存储器调入一个字节或半字时，根据指令对数据的操作类型，将其无符号时，根据指令对数据的操作类型，将其无符号0 0或有符号或有符号“符号位符号位”扩展为扩展为3232位，进而作为位，进而作为3232位位数据在内部进行处理。数据在内部进行处理。ARMARM协处理器可以支持其他数据类型，特协处理器可以支持其他数据类型，特别是定义了一些表示浮点数的数据类型。在别是定义了一些表示浮点数的数据类型。在A

25、RMARM核内核内没有明确地支持这些数据类型，然而在没有浮点协处没有明确地支持这些数据类型，然而在没有浮点协处理器的情况下，这些类型可由软件用上述标准类型来理器的情况下，这些类型可由软件用上述标准类型来解释。解释。第31页/共102页第三十二页，编辑于星期一：二十点 五十四分。（2 2）存储器组织）存储器组织）存储器组织）存储器组织在以字节为单位寻址的存储器中有小端和大端两种方在以字节为单位寻址的存储器中有小端和大端两种方式存储字，这两种方式是根据最低有效字节与相邻式存储字，这两种方式是根据最低有效字节与相邻较高有效字节相比，是存放在较低的地址还是较高较高有效字节相比，是存放在较低的地址还是较

26、高的地址来划分的。两种存储方式如图的地址来划分的。两种存储方式如图6.46.4所示。所示。l l小端模式：较高的有效字节存放在较高的存储器地址，较低的有效字节存放在较低的存储器地址。l l大端模式：较高的有效字节存放在较低的存储器地址，较低的有效字节存放在较高的存储器地址。ARMARM处理器能方便地配置为其中任何一种存储器方式，处理器能方便地配置为其中任何一种存储器方式，但其默认设置为小端模式。在本书中将采用小端模但其默认设置为小端模式。在本书中将采用小端模式。式。第32页/共102页第三十三页，编辑于星期一：二十点 五十四分。（a a）小端存储器组织图）小端存储器组织图 （b b）大端存储器

27、组织图）大端存储器组织图图图图图6.4 6.4 小端和大端存储器组织小端和大端存储器组织小端和大端存储器组织小端和大端存储器组织第33页/共102页第三十四页，编辑于星期一：二十点 五十四分。2.存储器层次简介存储器层次简介存储层次的管理由计算机硬件和操作系统来完成，典型的计算机存储层次由多级构成，每级都有特定的容量及速度。（1）寄存器组）寄存器组微处理器寄存器组可看作存储器层次的顶层。典型的RISC微处理器大约有32个32位寄存器，总共128B，其访问时间为几ns。第34页/共102页第三十五页，编辑于星期一：二十点 五十四分。（2 2）片上）片上）片上）片上RAMRAM如果微处理器要达到最

28、佳性能，采用片上存储器是必如果微处理器要达到最佳性能，采用片上存储器是必需的。它和片上的寄存器组具有同级的读需的。它和片上的寄存器组具有同级的读/写速度。与写速度。与片外存储器相比，它有较好的功耗效率，并减少了电片外存储器相比，它有较好的功耗效率，并减少了电磁干扰。许多嵌入式系统中采用简单的片上磁干扰。许多嵌入式系统中采用简单的片上RAMRAM而不而不是是cachecache，因为它简单、便宜、功耗低。但片上，因为它简单、便宜、功耗低。但片上RAMRAM又不能太快（消耗太多功率）、太大（占用太多芯片又不能太快（消耗太多功率）、太大（占用太多芯片面积），因为片上面积），因为片上RAMRAM和和片

29、上寄存器组具有较高的实现成本，所以一般片上集成RAM的容量是必须考虑的。第35页/共102页第三十六页，编辑于星期一：二十点 五十四分。（3）片上）片上cache 片上cache存储器的容量为8K32 KB，访问时间大概为10ns。高性能PC机系统可能有第2级片外cache，其容量为几百KB，访问时间为几十ns。ARM CPU芯片采用多种cache组织结构。（4）主存储器）主存储器 嵌入式系统通常没有硬盘，主存储器可以是几MB到1GB的动态存储器，访问时间大约为50ns。第36页/共102页第三十七页，编辑于星期一：二十点 五十四分。6.2.4 S3C44B0X 存储控制器 在基于在基于ARM

30、ARM核的嵌入式应用系统中可能包含多种核的嵌入式应用系统中可能包含多种类型的片外存储器件，如类型的片外存储器件，如FlashFlash、ROMROM、SRAMSRAM和和SDRAMSDRAM等，而且不同类型的存储器件要求不同的速等，而且不同类型的存储器件要求不同的速度、数据宽度等。为了对这些不同速度、类型、总线度、数据宽度等。为了对这些不同速度、类型、总线宽度的存储器进行管理，存储器管理控制器是必不可宽度的存储器进行管理，存储器管理控制器是必不可少的。在基于少的。在基于S3C44B0XS3C44B0X处理器的嵌入式系统开发处理器的嵌入式系统开发中，也是通过存储控制器为片外存储器访问提供必要中，

31、也是通过存储控制器为片外存储器访问提供必要的控制信号，管理片外存储部件的。的控制信号，管理片外存储部件的。1.S3C44B0X1.S3C44B0X存储器空间划分存储器空间划分存储器空间划分存储器空间划分 图图6.56.5为为S3C44B0XS3C44B0X复位后的存储器地址分配图。复位后的存储器地址分配图。第37页/共102页第三十八页，编辑于星期一：二十点 五十四分。图6.5 S3C44B0X复位后的存储器地址分配第38页/共102页第三十九页，编辑于星期一：二十点 五十四分。从图从图6.5中可以看出：中可以看出：l l特殊功能寄存器位于0 x01C000000 x02000000的4MB空

32、间内。l lBank0Bank5的起始地址和空间大小都是固定的。l lBank6的起始地址是固定的，空间可配置为2/4/8/16/32MB。l lBank7的空间大小和Bank6一样是可变的，也可配置为2/4/8/16/32 MB。Bank6和Bank7的详细地址与空间大小的关系可参考表6.2。第39页/共102页第四十页，编辑于星期一：二十点 五十四分。第40页/共102页第四十一页，编辑于星期一：二十点 五十四分。第41页/共102页第四十二页，编辑于星期一：二十点 五十四分。第42页/共102页第四十三页，编辑于星期一：二十点 五十四分。第43页/共102页第四十四页，编辑于星期一：二十

33、点 五十四分。3.S3C44B0X存储控制器的特殊功能寄存器存储控制器所实现的功能主要是通过对其特殊功能寄存器的设置来进行的，下面将对各特殊功能寄存器进行介绍。（1）总线宽度）总线宽度/等待控制寄存器等待控制寄存器总线宽度/等待控制寄存器（BWSCON）见表6.6。它的设置决定了Bank上的SRAM是否使用UB/LB(写高/低字节使能)、Bank7上的SRAM存储器的等待状态、Bank7的数据总线宽度、Bank0的数据总线宽度以及存储模式。第44页/共102页第四十五页，编辑于星期一：二十点 五十四分。第45页/共102页第四十六页，编辑于星期一：二十点 五十四分。（2 2）BankBank控

34、制寄存器控制寄存器控制寄存器控制寄存器BankBank控制寄存器（控制寄存器（BANKCONnBANKCONn：nGCS0nGCS0nGCS5nGCS5）见表见表6.76.7和表和表6.86.8。其各位的设置决定了在。其各位的设置决定了在nGCSnnGCSn有效有效之前地址建立时间和在之前地址建立时间和在nOEnOE上芯片选择建立时间等。上芯片选择建立时间等。注：注：BANKCON0BANKCON0地址：地址：0 x01C800040 x01C80004；R/WR/W初始值：初始值：0 x07000 x0700；BANKCONlBANKCONl地址：地址：0 x01C800080 x01C80

35、008；R/WR/W初始初始值：值：0 x07000 x0700；BANKCON2BANKCON2地址：地址：0 x01C8000c0 x01C8000c；R/WR/W初始值：初始值：0 x07000 x0700；BANKCON3BANKCON3地址：地址：0 x0lC800100 x0lC80010；R/WR/W初始值：初始值：0 x07000 x0700；BANKCON4BANKCON4地址：地址：0 x01C800140 x01C80014；R/WR/W初始值：初始值：0 x07000 x0700；BANKCON5BANKCON5地地址：址：0 x01C800180 x01C80018；

36、R/WR/W初始值：初始值：0 x07000 x0700。第46页/共102页第四十七页，编辑于星期一：二十点 五十四分。第47页/共102页第四十八页，编辑于星期一：二十点 五十四分。第48页/共102页第四十九页，编辑于星期一：二十点 五十四分。第49页/共102页第五十页，编辑于星期一：二十点 五十四分。第50页/共102页第五十一页，编辑于星期一：二十点 五十四分。（3 3）DRAM/SDRAMDRAM/SDRAM刷新控制寄存器刷新控制寄存器刷新控制寄存器刷新控制寄存器 DRAM/SDRAMDRAM/SDRAM刷新控制寄存器（刷新控制寄存器（REFRESHREFRESH）见表见表6.9

37、6.9。它的设置决定了。它的设置决定了DRAM/SDRAMDRAM/SDRAM刷新是否允刷新是否允许、刷新模式、许、刷新模式、RASRAS预充电时间、预充电时间、RASRAS和和CASCAS最短时最短时间、间、CASCAS保持时间以及刷新计数值。保持时间以及刷新计数值。第51页/共102页第五十二页，编辑于星期一：二十点 五十四分。第52页/共102页第五十三页，编辑于星期一：二十点 五十四分。第53页/共102页第五十四页，编辑于星期一：二十点 五十四分。（5 5）Bank6Bank6和和和和Bank7Bank7模式设置寄存器模式设置寄存器模式设置寄存器模式设置寄存器 Bank6Bank6和

38、和Bank7Bank7模式设置寄存器（模式设置寄存器（MRSRMRSR）见表）见表6.116.11，它的设置主要决定，它的设置主要决定Bank6Bank6和和Bank7Bank7的存储模式的存储模式.第54页/共102页第五十五页，编辑于星期一：二十点 五十四分。4.S3C44B0X4.S3C44B0X存储器应用编程存储器应用编程存储器应用编程存储器应用编程 下面给出了存储器的两个编程实例，包括存储控制下面给出了存储器的两个编程实例，包括存储控制寄存器的配置和存储器的读寄存器的配置和存储器的读/写。通过这两个简单的写。通过这两个简单的例子，可以使读者对存储器的应用编程有一定的了例子，可以使读者

39、对存储器的应用编程有一定的了解。解。（1 1）1313个存储控制寄存器的配置示例个存储控制寄存器的配置示例个存储控制寄存器的配置示例个存储控制寄存器的配置示例1313个存储控制寄存器配置如下所示：个存储控制寄存器配置如下所示：ldr R0,=SMRDATAldr R0,=SMRDATAldmia R0,R1-R13ldmia R0,R1-R13ldr R0,=0 x01C80000 ;BWSCON Addressldr R0,=0 x01C80000 ;BWSCON Addressstmia R0,R1-R13stmia R0,R1-R13SMR DATA:SMR DATA:.long 0 x

40、22221210 ;BWSCON.long 0 x22221210 ;BWSCON.long 0 x00000600 ;GCS0.long 0 x00000600 ;GCS0第55页/共102页第五十六页，编辑于星期一：二十点 五十四分。.long 0 x00000700 ;GCS1.long 0 x00000700 ;GCS1.long 0 x00000700 ;GCS2.long 0 x00000700 ;GCS2.long 0 x00000700 ;GCS3.long 0 x00000700 ;GCS3.long 0 x00000700 ;GCS4.long 0 x00000700 ;G

41、CS4.long 0 x00000700 ;GCS5.long 0 x00000700 ;GCS5.long 0 x0001002A ;GCS6,EDO DRAM(Trcd=3,.long 0 x0001002A ;GCS6,EDO DRAM(Trcd=3,;Tcas=2,Tcp=1,CAN=10 bits);Tcas=2,Tcp=1,CAN=10 bits).long 0 x0001002A ;GCS7,EDO DRAM.long 0 x0001002A ;GCS7,EDO DRAM.long 0 x00960000+953.long 0 x00960000+953;Reflash(REFE

42、N=1,TREFMD=0,Trp=3,;Reflash(REFEN=1,TREFMD=0,Trp=3,;Trc=5,Tchr=3);Trc=5,Tchr=3).long 0 x0 ;Bank Size,32 MB/32MB.long 0 x0 ;Bank Size,32 MB/32MB第56页/共102页第五十七页，编辑于星期一：二十点 五十四分。.long 0 x20 ;MRSR 6(CL=2).long 0 x20 ;MRSR 6(CL=2).long 0 x20 ;MRSR 7(CL=2).long 0 x20 ;MRSR 7(CL=2)观察上面寄存器介绍中的寄存器地址可发现，观察上面寄

43、存器介绍中的寄存器地址可发现，1313个寄存器分布在从个寄存器分布在从0 x01C800000 x01C80000开始的连续地址空开始的连续地址空间。所以上面的程序先将各个寄存器需要配置的值从间。所以上面的程序先将各个寄存器需要配置的值从起始地址为起始地址为SMRDATASMRDATA的区域取出来，然后利用指令的区域取出来，然后利用指令“stmia R0stmia R0，R1R1R13”R13”实现将配置好的寄存器的值依实现将配置好的寄存器的值依次写入到相应的寄存器中，这就完成了存储器次写入到相应的寄存器中，这就完成了存储器1313个控个控制寄存器的配置。制寄存器的配置。第57页/共102页第

44、五十八页，编辑于星期一：二十点 五十四分。（2 2）存储器的读）存储器的读）存储器的读）存储器的读/写代码写代码写代码写代码存储器的读存储器的读/写代码可用汇编语言来编写，也可用写代码可用汇编语言来编写，也可用C C语言来编写，如下语言来编写，如下所示：所示：/*/*/*名称：名称：sRWramtestsRWramtest*功能：使用汇编语言读功能：使用汇编语言读/写已初始化的写已初始化的RAMRAM区，即向一个存储器地址写区，即向一个存储器地址写一个字、半字、字节或者从一个存储器地址处读取一个字、半字、字一个字、半字、字节或者从一个存储器地址处读取一个字、半字、字节，分别用相应的节，分别用相

45、应的LDRLDR指令指令STRSTR，这在，这在ARMARM指令中有详细介绍。指令中有详细介绍。*/sRWramtest:sRWramtest:LDR R2,=0 x0C010000 LDR R2,=0 x0C010000 LDR R3,=0 x55AA55AALDR R3,=0 x55AA55AA STR R3,R2 /*STR R3,R2 /*将一个字将一个字0 x55AA55AA0 x55AA55AA写入地址写入地址0 x0C010000*/0 x0C010000*/LDR R3,R2 /*LDR R3,R2 /*从地址从地址0 x0C0100000 x0C010000处读取一个字处读取

46、一个字*/第58页/共102页第五十九页，编辑于星期一：二十点 五十四分。LDR R2,=0 x0C010000LDR R2,=0 x0C010000 LDRB R3,R2 /*LDRB R3,R2 /*从地址从地址0 x0C0100000 x0C010000处读取一个半字处读取一个半字*/STRB R3,R2,#1 /*STRB R3,R2,#1 /*地址加地址加1 1后，向该地址写入一个字节后，向该地址写入一个字节*/*/*/*名称：名称：cRWramtestcRWramtest*功能：使用高级语言功能：使用高级语言C C读读/写已初始化的写已初始化的RAMRAM区，即向已定义的指区，即向

47、已定义的指针变量赋值或将指针变量值赋给其他变量。这需要提前定义指针针变量赋值或将指针变量值赋给其他变量。这需要提前定义指针变量并赋值，并且也要定义相应的普通变量。变量并赋值，并且也要定义相应的普通变量。*/#define RWram (*(unsigned long*)0 x0C010200)#define RWram (*(unsigned long*)0 x0C010200)void cRWramtest(void)void cRWramtest(void)unsigned long *ptr=0 x0C010200;unsigned long *ptr=0 x0C010200;/定义一个

48、长指针并定义一个长指针并赋初值赋初值 第59页/共102页第六十页，编辑于星期一：二十点 五十四分。unsigned long *ptrh=0 x0C010200;unsigned long *ptrh=0 x0C010200;/定义一个短指针并赋初值定义一个短指针并赋初值 unsigned long *ptrb=0 x0C010200;unsigned long *ptrb=0 x0C010200;/定义一个字符指针并赋初值定义一个字符指针并赋初值 unsigned char tmpd;unsigned char tmpd;/定义一个字符变量定义一个字符变量 unsigned char tm

49、ph;unsigned char tmph;/定义一个短整定义一个短整型变量型变量 unsigned char tmpb;unsigned char tmpb;/定义一个长整定义一个长整型变量型变量*ptr=0 xAA55AA55;ptr=0 xAA55AA55;tmpw=*ptr;tmpw=*ptr;/字长读字长读*ptr=tmpw+1;ptr=tmpw+1;/字长写字长写tmph=*ptrh;tmph=*ptrh;/半字半字*ptrh=tmph+1;ptrh=tmph+1;/字节字节 第60页/共102页第六十一页，编辑于星期一：二十点 五十四分。5.S3C44B0X功能结构框图功能结构框

50、图S3C44B0XS3C44B0X体系结构的功能框图如图体系结构的功能框图如图6.66.6所示。所示。第61页/共102页第六十二页，编辑于星期一：二十点 五十四分。第三节系统硬件基本单元电路设计6.3.1 电源、复位、时钟电路和JTAG接口6.3.2 Flash 存储器接口电路6.3.3 SDRAM 存储器接口电路第62页/共102页第六十三页，编辑于星期一：二十点 五十四分。第三节系统硬件基本单元电路设计 嵌入式系统的硬件是嵌入式系统软件环境运行的嵌入式系统的硬件是嵌入式系统软件环境运行的基础，它提供了软件运行的物理平台和通信接口。下基础，它提供了软件运行的物理平台和通信接口。下面介绍嵌入