微机原理与嵌入式系统chapter存储器原理与扩展学习教案.pptx

《微机原理与嵌入式系统chapter存储器原理与扩展学习教案.pptx》由会员分享，可在线阅读，更多相关《微机原理与嵌入式系统chapter存储器原理与扩展学习教案.pptx（75页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1微机微机(wi j)原理与嵌入式系统原理与嵌入式系统chapter存存储器原理与扩展储器原理与扩展第一页，共75页。22023/2/265.1 5.1 概述概述概述概述(i sh)i sh)存存储储器器是是计计算算机机系系统统的的主主要要组组成成(zchn)部部件件，用用来来存存放放程程序序和和数数据据信信息息，是是计计算算机机记记忆忆设设备备。存存储储器器主主要要采采用用磁磁性性材材料料、半半导导体体器器件件和和光光学学存存储储材材料料等等介介质质来来实实现现。根根据据存存储储器器的的存存储储材材料料、性性能能和和用用途途不不同同，存存储储器器可可有有多多种种不不同同的的分分类方法。

2、类方法。第2页/共75页第二页，共75页。32023/2/26（1 1）根据）根据(gnj)(gnj)存储介质可分为：存储介质可分为：半导体存储器：用半导体器件组成的存储器。半导体存储器：用半导体器件组成的存储器。磁介质存储器：用磁性材料做成的存储器。磁介质存储器：用磁性材料做成的存储器。光介质存储器：用光存储材料做成的存储器。光介质存储器：用光存储材料做成的存储器。（2 2）根据）根据(gnj)(gnj)存取方式可分为：存取方式可分为：随机存储器：保存在存储介质上的信息，可以随机存储器：保存在存储介质上的信息，可以 随机存取，与物理位置无关。随机存取，与物理位置无关。顺序存储器：只能按某种顺

3、序来存取，存取时顺序存储器：只能按某种顺序来存取，存取时 间与信息的物理位置有关。间与信息的物理位置有关。第3页/共75页第三页，共75页。42023/2/26（3）根据存储器的读写功能可分为：）根据存储器的读写功能可分为：只读存储器（只读存储器（ROM）：存放的内容已固定，只）：存放的内容已固定，只能读出不能写入的半导体存储器。能读出不能写入的半导体存储器。随机随机(suj)读写存储器（读写存储器（RAM）：既可读出又可写入）：既可读出又可写入的半导体存储器。的半导体存储器。（4）根据信息的可保存性可分为：）根据信息的可保存性可分为：易失性存储器：断电后保存的信息即可消失的存易失性存储器：断

4、电后保存的信息即可消失的存储器。储器。非易失性存储器：断电后保存的信息不丢失的存非易失性存储器：断电后保存的信息不丢失的存储器。储器。第4页/共75页第四页，共75页。52023/2/26（5）根据处理器所访问的方式可分为：）根据处理器所访问的方式可分为：内存储器：存放内存储器：存放CPU要执行要执行(zhxng)的程序和数据，的程序和数据，CPU可对其直接访问。可对其直接访问。高速缓冲存储器：提高高速缓冲存储器：提高CPU访问内存的速度，访问内存的速度，CPU可对其直接访问。可对其直接访问。外存储器：保存计算机系统的信息和数据，外存储器：保存计算机系统的信息和数据，CPU不能直接访问。不能直

5、接访问。图图5.1计算机系统的三级存储计算机系统的三级存储(cnch)结构图结构图第5页/共75页第五页，共75页。62023/2/265.1.1 5.1.1 半导体存储器的分类半导体存储器的分类半导体存储器的分类半导体存储器的分类(fn li)(fn li)半导体存储器主要采用半导体存储器主要采用MOS型工艺制造，型工艺制造，MOS型存储型存储器具有集成度高、功耗低、价格便宜等特点，适合用作计器具有集成度高、功耗低、价格便宜等特点，适合用作计算机内存等。半导体存储器根据保存信息的原理不同算机内存等。半导体存储器根据保存信息的原理不同(btn)可分为：可分为：随机读写存储器随机读写存储器RAM

6、只读存储器只读存储器ROM闪速存储器闪速存储器FlashMemory第6页/共75页第六页，共75页。7 2023/2/26图图5.2半导体存储器的分类半导体存储器的分类(fnli)第7页/共75页第七页，共75页。82023/2/265.1.2 半导体存储器的名词半导体存储器的名词(mng c)含义含义 半导体存储器中最小的存储单位是存储元，它半导体存储器中最小的存储单位是存储元，它可存储一个二进制信息代码。由若干个存储元组成一可存储一个二进制信息代码。由若干个存储元组成一个存储单元，由许多存储单元组成一个存储器。存储个存储单元，由许多存储单元组成一个存储器。存储单元是存储器的最小访问单位，

7、即对存储器的读写访单元是存储器的最小访问单位，即对存储器的读写访问是针对其中的任一个存储单元进行。问是针对其中的任一个存储单元进行。存储器中的一个存储单元上含有存储器中的一个存储单元上含有(hn yu)(hn yu)的的存储元个数称为存储器字长，若一个存储单元上有存储元个数称为存储器字长，若一个存储单元上有8 8个存储元，则称为个存储元，则称为1 1个字节。一个存储器包含许多个个字节。一个存储器包含许多个存储单元，每个存储单元都有一个编号，即存储单元存储单元，每个存储单元都有一个编号，即存储单元的地址，一般用十六进制表示。有关存储器的名词含的地址，一般用十六进制表示。有关存储器的名词含义如图义

8、如图5.35.3所示。所示。第8页/共75页第八页，共75页。92023/2/26图图5.3 5.3 存储器的名词存储器的名词(mng c)(mng c)含义示意图含义示意图第9页/共75页第九页，共75页。102023/2/265.1.3 5.1.3 半导体存储器的主要半导体存储器的主要半导体存储器的主要半导体存储器的主要(zh(zh yo)yo)性能指性能指性能指性能指标标标标 l存储容量存储容量l存储器所能记忆二进制信息的多少，或存储器所包含存储器所能记忆二进制信息的多少，或存储器所包含存储元的总数称为存储容量。存储元的总数称为存储容量。l存取速度存取速度l存储器的存取速度是用存取时间来

9、衡量的，存取时间存储器的存取速度是用存取时间来衡量的，存取时间是指从启动一次存储器操作到完成该操作所经历的时间。是指从启动一次存储器操作到完成该操作所经历的时间。l存储器功耗存储器功耗l存储器功耗是指它在正常工作时所消耗的电功率。存储器功耗是指它在正常工作时所消耗的电功率。l可靠性和工作寿命可靠性和工作寿命l可靠性一般可靠性一般(ybn)指存储器对外界电磁场及温度等变指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均无故障间隔时间化的抗干扰能力。存储器的可靠性用平均无故障间隔时间MTBF来衡量。来衡量。l集成度集成度l指在一块芯片上能够集成的晶体管数目。指在一块芯片上能够集成的

10、晶体管数目。l性能性能/价格比价格比第10页/共75页第十页，共75页。112023/2/265.2 5.2 随机随机随机随机(su j)(su j)读写存储器读写存储器读写存储器读写存储器随着大规模集成电路技术随着大规模集成电路技术(jsh)的发展，半导的发展，半导体存储器集成度不断提高，存取速度加快，成本下体存储器集成度不断提高，存取速度加快，成本下降，体积缩小，容量增大。目前，计算机中的主存降，体积缩小，容量增大。目前，计算机中的主存都是采用半导体存储器都是采用半导体存储器RAM。根据存储信息的原。根据存储信息的原理不同，半导体存储器理不同，半导体存储器RAM可分为：可分为：静态存储器静

11、态存储器SRAM动态存储器动态存储器DRAM第11页/共75页第十一页，共75页。122023/2/265.2.1 5.2.1 静态静态静态静态(jngti)(jngti)存储器存储器存储器存储器 1.SRAM1.SRAM基本存储元基本存储元基本存储元基本存储元 基本存储元是组成存储器的基础和核心，它基本存储元是组成存储器的基础和核心，它用来存储一位二进制信息用来存储一位二进制信息“0”或或“1”。图。图5.4所示是所示是用六个用六个MOS管构成的管构成的SRAM基本存储元的电路结基本存储元的电路结构示意图。该存储元是由两个构示意图。该存储元是由两个MOS反相器交叉耦反相器交叉耦合而成的触发器

12、，一个存储元存储一位二进制代合而成的触发器，一个存储元存储一位二进制代码。这种电路结构状态稳定，并且码。这种电路结构状态稳定，并且A，B两点的电两点的电位总是位总是(znsh)互为相反的，因此它能表示一位互为相反的，因此它能表示一位二进制的二进制的“0”或或“1”。下面我们详细分析说明该存。下面我们详细分析说明该存储元的工作原理和读写操作过程。储元的工作原理和读写操作过程。第12页/共75页第十二页，共75页。132023/2/26图5.4六个MOS管的基本存储元电路(dinl)结构示意图第13页/共75页第十三页，共75页。142023/2/26（1）图中虚线内表示静态）图中虚线内表示静态S

13、RAM的一个存储元电路由的一个存储元电路由6个个MOS管构成。管构成。T1和和T2为工作管，为工作管，T3和和T4为负载管，为负载管，T5和和T6为开关管。为开关管。（2）X地址译码线和地址译码线和Y地址译码线两个信号线同时有效时，该存储元被选中进地址译码线两个信号线同时有效时，该存储元被选中进行读行读/写。写。T7和和T8为开关管，控制数据位的导通（读为开关管，控制数据位的导通（读/写）。写）。（3）在上电瞬间，）在上电瞬间，T3和和T4管导通，使得管导通，使得A和和B两点电压上升。由于两点电压上升。由于A和和B两点两点电压上升快慢不同，当电压上升快慢不同，当A点电压上升较快时，点电压上升较

14、快时，T2管较早导通，使得管较早导通，使得B点处于低点处于低电平，导致电平，导致T1管截止，管截止，A点处于高电平，使得点处于高电平，使得T2管更加导通，从而形成一个管更加导通，从而形成一个A点高电平、点高电平、B点低电平的稳定工作状态；反之依然。点低电平的稳定工作状态；反之依然。（4）这种电路有两个稳定状态，并且，）这种电路有两个稳定状态，并且，A和和B两点电平总是互为相反的。所两点电平总是互为相反的。所以，可用以，可用A点电平的高或低来表示点电平的高或低来表示“1”或或“0”信息，即存放一个稳定的二信息，即存放一个稳定的二进制信息值。进制信息值。（5）当进行读）当进行读/写操作时，写操作时

15、，X地址译码线和地址译码线和Y地址译码线两个信号线同时有效，地址译码线两个信号线同时有效，导致导致T5、T6、T7、T8开关管全部导通，开关管全部导通，A和和B两点通过分别连接的位线两点通过分别连接的位线D和和/D，从而使两点的存放信息被分别读出到，从而使两点的存放信息被分别读出到I/O和和/I/O线上（或反过来写入），线上（或反过来写入），实现该存储元的信息值读实现该存储元的信息值读/写操作。读出信息后，原存放信息不会被改变。写操作。读出信息后，原存放信息不会被改变。（6）静态）静态RAM的基本存储元电路中的基本存储元电路中MOS管数目比较管数目比较(bjio)多，故集成度多，故集成度较低。

16、此外，较低。此外，T1和和T2管始终有一个处于导通状态，使得静态管始终有一个处于导通状态，使得静态RAM的功耗比的功耗比较较(bjio)大。但是静态大。但是静态RAM存放的信息稳定，不需要刷新电路，所以存储存放的信息稳定，不需要刷新电路，所以存储器外围电路比较器外围电路比较(bjio)简单。简单。第14页/共75页第十四页，共75页。152023/2/262.SRAM2.SRAM的组成的组成的组成的组成(z(z chn chn)结构结构结构结构在了解基本存储元电路的基础上，下面分析静态在了解基本存储元电路的基础上，下面分析静态(jngti)RAM的结构。静态的结构。静态(jngti)RAM由地

17、址译码器、存储由地址译码器、存储矩阵、双向数据缓冲器、存储器读矩阵、双向数据缓冲器、存储器读/写控制逻辑等组成，图写控制逻辑等组成，图5.5所所示为其基本组成结构示意图。示为其基本组成结构示意图。第15页/共75页第十五页，共75页。162023/2/26l存储矩阵存储矩阵l存储矩阵是存储器中存储信息的载体存储矩阵是存储器中存储信息的载体(zit)，由大量的基本存储元构成，每个存储元可以存放一由大量的基本存储元构成，每个存储元可以存放一位二进制信息。位二进制信息。l存储器读存储器读/写控制逻辑写控制逻辑l存储器读存储器读/写控制逻辑通过写控制逻辑通过CPU发来的存储器发来的存储器访问控制信号，

18、来控制存储器进行相应的操作。访问控制信号，来控制存储器进行相应的操作。l双向数据缓冲器双向数据缓冲器l双向数据缓冲器是存储器的数据输入和输出双向数据缓冲器是存储器的数据输入和输出通道，数据的输出或输入取决于对存储器的读或写通道，数据的输出或输入取决于对存储器的读或写操作。操作。l地址译码器地址译码器l地址译码器的输入地址译码器的输入An-1A0是是n根地址线信号。根地址线信号。地址线经译码器后，输出用于选择存储矩阵中的存地址线经译码器后，输出用于选择存储矩阵中的存储单元。储单元。n值的大小决定了存储单元的数量，例如：值的大小决定了存储单元的数量，例如：n=13，则存储矩阵中的存储单元数目为，则

19、存储矩阵中的存储单元数目为213=8K。地。地址译码器主要有两种实现方式：单译码方式，双译址译码器主要有两种实现方式：单译码方式，双译码方式。码方式。第16页/共75页第十六页，共75页。172023/2/26图图5.6单译码的电路单译码的电路(dinl)连接示意图连接示意图 图图5.7双译码的电路双译码的电路(dinl)连接结构示意图连接结构示意图单译码方式：单译码只用一个译码器，适合于存储单元数单译码方式：单译码只用一个译码器，适合于存储单元数目较少的存储矩阵使用目较少的存储矩阵使用双译码方式：双译码需要使用两个译码器，即将输入地址双译码方式：双译码需要使用两个译码器，即将输入地址线分成线

20、分成X地址和地址和Y地址两部分分别进行译码。采用双译码可地址两部分分别进行译码。采用双译码可以大量以大量(dling)节省译码器的输出线，因而适合于存储单节省译码器的输出线，因而适合于存储单元数目很多的存储矩阵使用。元数目很多的存储矩阵使用。第17页/共75页第十七页，共75页。182023/2/263.3.静态静态静态静态(jngti)RAM(jngti)RAM的读写时序的读写时序的读写时序的读写时序静态静态(jngti)RAM通常可与通常可与CPU直接连接，作为内存直接连接，作为内存使用。使用。图5.8SRAM的读操作(cozu)时序图图5.9SRAM的写操作(cozu)时序图第18页/共

21、75页第十八页，共75页。192023/2/264.4.静态静态静态静态RAMRAM芯片芯片芯片芯片(xn pin)(xn pin)介绍介绍介绍介绍常用的常用的6264芯片是高速芯片是高速SRAM芯片，它采用芯片，它采用(ciyng)双列直插式（双列直插式（DIP）封装，共有）封装，共有28个引脚，各个引脚，各引脚功能说明如下：引脚功能说明如下：A12A0：13根地址线；根地址线；D7D0：8根数据线；根数据线；CS1，/CS2：2根片选线；根片选线；/WE：1根读写线；根读写线；/OE：1根输出使能线；根输出使能线；Vcc和和Gnd：电源和地线；：电源和地线；第19页/共75页第十九页，共7

22、5页。202023/2/26表表5.16264芯片的工作芯片的工作(gngzu)方式选择。方式选择。工作方式工作方式CS2/CS1/OE/WED7 D0读读1001输出输出写写10 x0输入输入未选通未选通x1xx高阻高阻未选通未选通0 xxx高阻高阻注：“x”表示(biosh)可以是“0”或“1”图5.116264芯片(xnpin)的逻辑电路示意图第20页/共75页第二十页，共75页。212023/2/265.2.2 5.2.2 动态动态动态动态(dngti)(dngti)存储器存储器存储器存储器1.1.四管动态四管动态四管动态四管动态(dngti)(dngti)存储元存储元存储元存储元 上

23、面介绍了静态上面介绍了静态(jngti)RAM的一个基本存储元是由的一个基本存储元是由6个个MOS管构成的。管构成的。在计算机系统中，一般都希望存储器容量越大越好。在计算机系统中，一般都希望存储器容量越大越好。因此，在相同的面积上放置更多的存储元，能够提高存储因此，在相同的面积上放置更多的存储元，能够提高存储器的集成度。下面介绍四个器的集成度。下面介绍四个MOS管和单个管和单个MOS管构成的管构成的DRAM基本存储元电路。基本存储元电路。四管四管DRAM基本存储元是在六管基本存储元是在六管SRAM基本存储元电基本存储元电路基础上，经过电路优化而成的。路基础上，经过电路优化而成的。下面主要分析说

24、明该存储元的工作原理、读写操作和下面主要分析说明该存储元的工作原理、读写操作和定时刷新操作过程。定时刷新操作过程。第21页/共75页第二十一页，共75页。222023/2/26图图5.12四管动态四管动态RAM基本基本(jbn)存储元存储元第22页/共75页第二十二页，共75页。232023/2/26DRAM的刷新是在位线上增加一个预充的刷新是在位线上增加一个预充MOS管管来自动刷新所存储的信息值。刷新过程如下：来自动刷新所存储的信息值。刷新过程如下：(1)、预充、预充MOS管导通，电源管导通，电源ED给数据线上的电容给数据线上的电容CD进行充电后，预充管截止。进行充电后，预充管截止。(2)、

25、行选择线有效，让、行选择线有效，让T5和和T6两个开关管导通，然两个开关管导通，然后，数据线上的电容后，数据线上的电容CD给栅极电容给栅极电容C1或或C2补充电补充电荷。荷。(3)、行选择线无效，刷新结束。、行选择线无效，刷新结束。通过上述刷新步骤可以看出，每次只是行选择线通过上述刷新步骤可以看出，每次只是行选择线有效，而列选择线无效。所以，存储器刷新采用读有效，而列选择线无效。所以，存储器刷新采用读操作方式操作方式(fngsh)进行，每次可刷新所选择行上的所进行，每次可刷新所选择行上的所有存储元的内容。有存储元的内容。第23页/共75页第二十三页，共75页。242023/2/262.2.单管

26、动态单管动态单管动态单管动态(dngti)(dngti)存储元存储元存储元存储元 图5.13单管动态(dngti)RAM基本存储元为了更进一步缩小存储器的体积为了更进一步缩小存储器的体积(tj)，提高单片存储器的，提高单片存储器的集成度，集成度，DRAM一般采用单管动态基本存储元电路来实现。一般采用单管动态基本存储元电路来实现。单管动态单管动态RAM基本存储元电路由一个电容和一个基本存储元电路由一个电容和一个MOS管构管构成。成。第24页/共75页第二十四页，共75页。252023/2/26 名 称 优 点 缺 点四管存储元电路外围电路比较简单，刷新时不需要另加外部逻辑管子多，占用的芯片面积大

27、单管存储元电路元件数量少，集成度高需要有高鉴别能力的读出放大器配合工作，外围电路比较复杂单管存储单管存储(cnch)元电路和四管存储元电路和四管存储(cnch)元电路对比元电路对比第25页/共75页第二十五页，共75页。262023/2/263.3.动态动态动态动态(dngti)RAM(dngti)RAM芯片介绍芯片介绍芯片介绍芯片介绍2164是动态存储器是动态存储器DRAM芯片，它采用双列直插式封芯片，它采用双列直插式封装，共有装，共有16个引脚，工作电源个引脚，工作电源+5V，各引脚功能说明如下：，各引脚功能说明如下：A7A0：8根地址线；根地址线；Din，Dout：输入和输出：输入和输出

28、(shch)数据线；数据线；/RAS：1根行地址选择线；根行地址选择线；/CAS：1根列地址选择线；根列地址选择线；/WE：1根写信号线；根写信号线；VDD，Vss：电源和地线；：电源和地线；NC：无用线。：无用线。图5.142164芯片(xnpin)的引脚分配图第26页/共75页第二十六页，共75页。272023/2/264.DRAM4.DRAM与与与与CPUCPU的连接的连接的连接的连接(linji)(linji)DRAM DRAM集成度很高，但需硬件刷新电路支持工作集成度很高，但需硬件刷新电路支持工作(gngzu)(gngzu)。图。图5.165.16为为DRAMDRAM与与CPUCPU

29、的连接逻辑框图。图中的的连接逻辑框图。图中的虚线框内称之为虚线框内称之为DRAMDRAM控制器。它是控制器。它是CPUCPU与与DRAMDRAM中间的接口电中间的接口电路，即将路，即将CPUCPU的信号变换成适合的信号变换成适合DRAMDRAM的连接信号。的连接信号。CPUCPU借助借助这个这个DRAMDRAM控制器，可把控制器，可把DRAMDRAM看做像看做像SRAMSRAM一样去使用。一样去使用。图5.16DRAM与CPU的连接(linji)逻辑框图第27页/共75页第二十七页，共75页。282023/2/265.5.动态动态动态动态(dngti)RAM(dngti)RAM的读写时序的读写

30、时序的读写时序的读写时序图5.17DRAM的读操作(cozu)时序图图5.17DRAM的读操作(cozu)时序图第28页/共75页第二十八页，共75页。292023/2/265.3 5.3 只读存储器只读存储器ROM的分类的分类只读存储器简称只读存储器简称ROM，它只能读出，不能，它只能读出，不能写入。它的最大优点是具有不易失性。写入。它的最大优点是具有不易失性。根据编程方式根据编程方式(fngsh)不同，不同，ROM通常分通常分为三类：为三类：掩模式掩模式ROM：又称又称 mask ROM 一次编程一次编程ROM：又称又称 PROM 多次编程多次编程ROM：又称又称 EPROM,EEPROM

31、第29页/共75页第二十九页，共75页。302023/2/265.3.1 5.3.1 掩膜式掩膜式掩膜式掩膜式ROMROMMaskROM是生产厂家按用户定制的要求，在是生产厂家按用户定制的要求，在芯片的生产过程中写入固定信息值，因而使用时只芯片的生产过程中写入固定信息值，因而使用时只可读出，不能修改。可读出，不能修改。MaskROM的优点是可靠性高，集成度高，批的优点是可靠性高，集成度高，批量生产成本低，适宜于大批量的定型专用产品量生产成本低，适宜于大批量的定型专用产品(chnpn)。缺点是不可重写，不适用于需要多次修。缺点是不可重写，不适用于需要多次修改的研究开发过程。改的研究开发过程。第3

32、0页/共75页第三十页，共75页。312023/2/265.3.2 5.3.2 一次编程式一次编程式一次编程式一次编程式ROMROM一一次次编编程程式式只只读读存存储储器器PROM出出厂厂时时所所有有存存储储单单元元内内容容全全为为“1”或或“0”，用用户户可可用用专专用用的的PROM编编程程器器将将信信息息写写入入。这这种种写写入入是是破破坏坏性性的的，也也就就是是说说只只能能进进行行一一次次编编程程，无无法法进进行行更更改改。根根据据编编程程原原理理PROM可可分分为为两两种种结构类型：结构类型：一种是熔丝烧断型一种是熔丝烧断型一种是一种是PN结击穿型结击穿型由由于于(yuy)PROM可可

33、靠靠性性差差，加加上上只只能能一一次次性性编编程程，所以产品已经淘汰。所以产品已经淘汰。第31页/共75页第三十一页，共75页。322023/2/265.3.3 5.3.3 多多多多次编程式次编程式次编程式次编程式ROMROMPROM虽然可供用户进行一次编程，但仍有局虽然可供用户进行一次编程，但仍有局限性。为了便于研究工作，实验各种限性。为了便于研究工作，实验各种(zhn)ROM程序方案，可擦除、可多次编程式程序方案，可擦除、可多次编程式ROM在实际中得到了广泛应用。这种存储器利用在实际中得到了广泛应用。这种存储器利用专用的编程器进行信息擦除和信息再写入，写入信专用的编程器进行信息擦除和信息再

34、写入，写入信息后的芯片便可作为只读存储器来使用。目前，根息后的芯片便可作为只读存储器来使用。目前，根据擦除芯片内信息的方式不同，可擦除、可多次编据擦除芯片内信息的方式不同，可擦除、可多次编程式程式ROM分为两种类型：分为两种类型：紫外线擦除方式、可多次编程式，即紫外线擦除方式、可多次编程式，即EPROM电擦除方式、可多次编程式，即电擦除方式、可多次编程式，即EEPROM第32页/共75页第三十二页，共75页。332023/2/261.EPROM1.EPROM存储器存储器存储器存储器图图5.19为一个为一个P沟道实现的沟道实现的EPROM的基本存储元物理构造示意图。它是在的基本存储元物理构造示意

35、图。它是在N型基型基体片上生长了两个高浓度的体片上生长了两个高浓度的P型区，通过欧姆接触，分别引出源极型区，通过欧姆接触，分别引出源极(S)和漏极和漏极(D)。在。在S极和极和D极之间，有一个多晶硅做的栅极极之间，有一个多晶硅做的栅极(shnj)，它的周围被二氧化硅绝缘物所包围，它的周围被二氧化硅绝缘物所包围，栅极栅极(shnj)是浮空的。这样的管子制造好时，多晶硅栅极是浮空的。这样的管子制造好时，多晶硅栅极(shnj)上没有电荷，所上没有电荷，所以以D极和极和S极之间是不导通的。极之间是不导通的。图5.19EPROM的基本存储元物理构造(guzo)示意图图5.20EPROM基本存储元电路结构

36、示意图第33页/共75页第三十三页，共75页。342023/2/26由这种由这种EPROM做成的存储器芯片，在封装上与一做成的存储器芯片，在封装上与一般集成电路不同，其顶部中间部分有一个石英玻璃窗口，般集成电路不同，其顶部中间部分有一个石英玻璃窗口，用于对存储器的擦除操作。当用紫外线近距离直射窗口用于对存储器的擦除操作。当用紫外线近距离直射窗口大约大约20分钟时，电路中的浮空多晶硅栅极上的积聚电子分钟时，电路中的浮空多晶硅栅极上的积聚电子全部形成光电流泄漏掉，全部形成光电流泄漏掉，D极和极和S极之间不再导通，即读极之间不再导通，即读出值为出值为“1”，恢复到初始状态。，恢复到初始状态。存放用户

37、信息存放用户信息(xnx)的的EPROM存储器为了防止因存储器为了防止因光线长期照射而引起的信息光线长期照射而引起的信息(xnx)破坏，需用遮光胶纸破坏，需用遮光胶纸贴于石英窗口上。一个贴于石英窗口上。一个EPROM的封装外形如图的封装外形如图5.21(a)所示。所示。图5.21Intel2764芯片(xnpin)的封装外形图 第34页/共75页第三十四页，共75页。352023/2/262.EEPROM2.EEPROM存储器介绍存储器介绍存储器介绍存储器介绍(jisho)(jisho)EEPROM是一种采用金属氮氧化硅工艺生产是一种采用金属氮氧化硅工艺生产的可电擦除，可再编程的只读存储器，具

38、有在线的可电擦除，可再编程的只读存储器，具有在线（或称在系统，即不用从电路板上拔出来）对单（或称在系统，即不用从电路板上拔出来）对单个存储单元电擦除和再编程的能力。擦除时只需个存储单元电擦除和再编程的能力。擦除时只需加高电压对指定单元产生电流，形成加高电压对指定单元产生电流，形成(xngchng)“电子隧道电子隧道”，即可将该单元信息擦除，其他未通电，即可将该单元信息擦除，其他未通电流的单元内容保持不变。流的单元内容保持不变。第35页/共75页第三十五页，共75页。362023/2/265.4 Flash5.4 Flash存储器存储器存储器存储器闪闪速速存存储储器器又又称称Flash存存储储器

39、器，它它是是一一种种非非易易失失性性存存储储器器（Non-VolatileMemory，NVM），是是在在EPROM与与EEPROM基基础础上上发发展展起起来来的的。Flash存存储储器器集集其其它它类类非非易易失失性性存存储储器器的的特特点点于于一一身身。与与EPROM相相比比较较，闪闪速速存存储储器器具具有有明明显显的的优优势势在在系系统统中中可可电电擦擦除除和和可可重重复复编编程程，而而不不需需要要特特殊殊的的高高电电压压；与与EEPROM相相比比较较，闪闪速速存存储储器器具具有有编编程程速速度度快快，成成本本低低、密密度度大大的的特特点点。Flash存存储储器器以以其其集集成成度度高高

40、、制制造造(zhzo)成成本本低低、使使用用方方便便等等诸诸多多优优点点广广泛泛地地应应用用于于办办公公设设备备、通通信信设设备备、医医疗疗设设备备、家家用用电器等领域。电器等领域。第36页/共75页第三十六页，共75页。372023/2/265.4.1 Flash5.4.1 Flash存储器类型存储器类型存储器类型存储器类型(lixng)(lixng)及特点及特点及特点及特点1.Flash存储器的类型存储器的类型(lixng)Flash存储器有多种实现技术，目前主要有两种存储器有多种实现技术，目前主要有两种技术类型技术类型(lixng)：NOR型型Flash存储器存储器NAND型型Flash

41、存储器存储器第37页/共75页第三十七页，共75页。382023/2/262.2.基本基本基本基本(jbn)(jbn)工作原理工作原理工作原理工作原理两种类型的两种类型的Flash存储器都是用三端器件作存储器都是用三端器件作为存储单元，分别为源极、漏极和栅极。它们为存储单元，分别为源极、漏极和栅极。它们与场效应管的工作原理相同，主要是利用电场与场效应管的工作原理相同，主要是利用电场效应来控制源极与漏极之间的通与断。不同点效应来控制源极与漏极之间的通与断。不同点是，场效应管为单栅极结构，而是，场效应管为单栅极结构，而Flash为双栅极为双栅极结构，即在栅极与硅衬底之间增加结构，即在栅极与硅衬底之

42、间增加(zngji)了一了一个浮置栅极。浮置栅极是由氮化物夹在两层二个浮置栅极。浮置栅极是由氮化物夹在两层二氧化硅材料之间构成，图氧化硅材料之间构成，图5.22所示为所示为Flash存储存储器的基本存储元物理构造示意图器的基本存储元物理构造示意图第38页/共75页第三十八页，共75页。392023/2/26图5.22Flash存储(cnch)器的存储(cnch)元物理构造示意图与场效应管一样，Flash存储器也是一种电压控制型器件。NAND型Flash存储器内容的擦除和写入均是基于隧道效应。图5.22中，电流穿过N型基体与浮置栅极之间的SiO2绝缘层，对浮置栅极进行充电，则完成(wnchng)

43、数据写操作。相反，浮置栅极进行放电，则实现数据擦除操作。同理，NOR型Flash存储器数据的擦除也是通过浮置栅极的放电操作实现。但NOR型Flash存储器在写入数据时则是采用热电子注入方式，即电流从浮置栅极到源极。第39页/共75页第三十九页，共75页。402023/2/263.NOR3.NOR型型型型FlashFlash存储器的特点存储器的特点存储器的特点存储器的特点(tdi(tdi n)n)以以Intel和和AMD为代表的为代表的NOR型型Flash存储器存储器是最早出现的一类，具有以下特点：是最早出现的一类，具有以下特点：程序和数据可存放在一块程序和数据可存放在一块(ykui)芯片上，拥

44、有芯片上，拥有独立的数据总线和地址总线，能快速随机读取，独立的数据总线和地址总线，能快速随机读取，允许系统直接从允许系统直接从Flash中读取代码执行。中读取代码执行。可以单字节或单字编程，但不能单字节擦除，必可以单字节或单字编程，但不能单字节擦除，必须以块为单位或对整片执行擦除操作，须以块为单位或对整片执行擦除操作，NOR技术技术的的Flash存储器的擦除和编程速度较慢。存储器的擦除和编程速度较慢。4.NAND型型Flash存储器的特点存储器的特点(tdin)以三星和东芝为代表的以三星和东芝为代表的NAND型型Flash存储器，有以下特点：存储器，有以下特点：l以页为单位进行读和编程操作，以

45、块为单位进行擦除操作，具有快编程和快擦除功能，块擦除时间是2ms，而NOR技术的块擦除时间达几百ms。l数据、地址采用同一总线，实现串行读取。随机读取速度相对比较慢，且不能按字节随机编程。适合于纯数据和文件存储。l芯片尺寸小，引脚少，是位成本（bitcost）最低的固态存储器。l芯片包含有失效块，失效块不会影响有效块的性能，但需要屏蔽。第40页/共75页第四十页，共75页。412023/2/265.4.2 Flash5.4.2 Flash芯片芯片芯片芯片(xn pin)(xn pin)介绍介绍介绍介绍1.SST39VF160芯片芯片(xn pin)2.FlashK9F2808U0C芯片芯片(x

46、n pin)SST39VF160是SST公司的CMOS多功能Flash存储器，由SST特有的高性能SuperFlash技术制造而成。具有固定的擦除和编程时间，存储容量为1M16位，工作电压为2.7V3.6V，擦除/编程寿命10万次。该芯片属于NOR型Flash存储器，具有SRAM接口，采用48脚TSOP封装。K9F2808U0C是三星公司生产的NAND型Flash存储器，存储容量为16M8位，工作电压为2.7V3.6V。528字节的页编程时间为200us，16K字节的块擦除时间为2ms，页面的数据以每字50ns的速度被读出。数据输入/输出、地址输入和操作指令输入均是通过共用的8位I/O总线完成

47、，所以NAND型Flash存储器的操作比较复杂。芯片内写控制自动实现所有编程和擦除功能，擦除/编程寿命10万次。第41页/共75页第四十一页，共75页。422023/2/265.5 5.5 存储器与存储器与存储器与存储器与CPUCPU连接连接连接连接(linji)(linji)在微机系统中，在微机系统中，CPU对存储器读对存储器读/写操作，是写操作，是通过通过CPU总线读总线读/写周期完成的。写周期完成的。CPU总线包括：总线包括：地址地址(dzh)总线，数据总线，控制总线，又称三总总线，数据总线，控制总线，又称三总线。线。CPU总线的读总线的读/写操作，首先由地址写操作，首先由地址(dzh)

48、总线总线给出地址给出地址(dzh)信号，然后发出读信号，然后发出读/写控制信号，最写控制信号，最后在数据总线上进行数据的读后在数据总线上进行数据的读/写操作。所以，存写操作。所以，存储器必须正确的连接到储器必须正确的连接到CPU总线上，才能进行读总线上，才能进行读/写访问。写访问。第42页/共75页第四十二页，共75页。432023/2/265.5.1 5.5.1 连接时应注意连接时应注意连接时应注意连接时应注意(zh y)(zh y)的问题的问题的问题的问题存储器在与存储器在与CPU总线总线(znxin)连接时，应注意下述几点问题连接时，应注意下述几点问题:1.CPU总线的带负载能力总线的带

49、负载能力CPU在设计时，一般输出线的带负载能力是有限在设计时，一般输出线的带负载能力是有限的。采用的。采用MOS管的半导体存储器，直流负载很小，主管的半导体存储器，直流负载很小，主要是电容负载。所以，在简单系统中，要是电容负载。所以，在简单系统中，CPU可直接与可直接与存储器相连，而在复杂系统中，存储器相连，而在复杂系统中，CPU需要通过驱动器需要通过驱动器来增强输出带负载的能力。来增强输出带负载的能力。2.CPU与存储器之间的时序配合与存储器之间的时序配合CPU对存储器读写访问都有固定的时序要求。具对存储器读写访问都有固定的时序要求。具体地说，当体地说，当CPU读操作时，从读操作时，从CPU

50、发出地址和读命令发出地址和读命令后，存储器必须在限定时间内输出有效数据；而当后，存储器必须在限定时间内输出有效数据；而当CPU写操作时，存储器必须在写脉冲写操作时，存储器必须在写脉冲(michng)规定规定的时间内将数据写入指定存储单元上。否则，就无法的时间内将数据写入指定存储单元上。否则，就无法保证准确地传送数据。所以，需要选择能够满足保证准确地传送数据。所以，需要选择能够满足CPU读读/写时序要求的存储器芯片来使用。写时序要求的存储器芯片来使用。第43页/共75页第四十三页，共75页。442023/2/263.CPU与与DRAM的连接的连接当采用当采用SRAM芯片做系统存储器时，可以直接与