武汉创维特ARM教学系统嵌入式硬件平台设计学习教案.pptx

《武汉创维特ARM教学系统嵌入式硬件平台设计学习教案.pptx》由会员分享，可在线阅读，更多相关《武汉创维特ARM教学系统嵌入式硬件平台设计学习教案.pptx（65页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1武汉创维特武汉创维特ARM教学系统嵌入式硬件平台教学系统嵌入式硬件平台设计设计(shj)第一页，共65页。2嵌入式系统嵌入式系统(xtng)(xtng)的软硬件框的软硬件框架架嵌入式系统(xtng)体系结构设计串口、并口、USB、以太网等LED、LCD、触摸屏、鼠标、键盘(jinpn)等Linux、uCLinux、uC/OS-II等第2页/共65页第二页，共65页。3嵌入式系统的开发嵌入式系统的开发(kif)(kif)步骤步骤嵌入式系统(xtng)体系结构设计第3页/共65页第三页，共65页。4嵌入式系统嵌入式系统(xtng)(xtng)的开发步骤的开发步骤q系统需求分析：确定设计任务

2、和目标，并提炼出设计系统需求分析：确定设计任务和目标，并提炼出设计规格说明书，作为正式设计指导和验收的标准。系统的需求规格说明书，作为正式设计指导和验收的标准。系统的需求一般分功能性需求和非功能性需求两方面。功能性需求是系一般分功能性需求和非功能性需求两方面。功能性需求是系统的基本功能，如输入输出信号、操作方式等；非功能需求统的基本功能，如输入输出信号、操作方式等；非功能需求包括系统性能包括系统性能(xngnng)(xngnng)、成本、功耗、体积、重量等因素。、成本、功耗、体积、重量等因素。嵌入式系统(xtng)体系结构设计q体系结构设计：描述系统如何实现所述的功能和非功能需求，体系结构设计

3、：描述系统如何实现所述的功能和非功能需求，包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选包括对硬件、软件和执行装置的功能划分以及系统的软件、硬件选型等。一个好的体系结构是设计成功与否的关键。型等。一个好的体系结构是设计成功与否的关键。第4页/共65页第四页，共65页。5嵌入式系统的开发嵌入式系统的开发(kif)(kif)步骤步骤嵌入式系统(xtng)体系结构设计q硬件硬件(yn jin)/(yn jin)/软件协同设计：基于体系结构，对系统的软件协同设计：基于体系结构，对系统的软件、硬件软件、硬件(yn jin)(yn jin)进行详细设计。为了缩短产品开发周期，进行详细设计。为了

4、缩短产品开发周期，设计往往是并行的。设计往往是并行的。q系统集成：把系统的软件、硬件和执行装置集成在一系统集成：把系统的软件、硬件和执行装置集成在一起，进行调试，发现并改进单元设计过程中的错误。起，进行调试，发现并改进单元设计过程中的错误。q系统测试：对设计好的系统进行测试，看其是否满足规格说系统测试：对设计好的系统进行测试，看其是否满足规格说明书中给定的功能要求。明书中给定的功能要求。第5页/共65页第五页，共65页。6JX44B0JX44B0教学系统的硬件教学系统的硬件(yn(yn jin)jin)组成组成嵌入式系统(xtng)体系结构设计q本章将以武汉创维特公司生产的本章将以武汉创维特公

5、司生产的JX44B0JX44B0教学系统为原教学系统为原型，详细分析系统的硬件设计步骤、实现细节以及型，详细分析系统的硬件设计步骤、实现细节以及(yj)(yj)调调试技巧等。试技巧等。第6页/共65页第六页，共65页。7S3C44B0XS3C44B0X内部内部(nib)(nib)结构图结构图S3C44B0X概述(i sh)第7页/共65页第七页，共65页。8S3C44B0XS3C44B0X片上资源片上资源(zyun)(zyun)S3C44B0X概述(i sh)qARM7TDMIARM7TDMI核、工作频率核、工作频率66MHz66MHz；q8KB Cache8KB Cache，外部，外部(wi

6、b)(wib)存储器控制器；存储器控制器；qLCDLCD控制器；控制器；q4 4个个DMADMA通道；通道；q2 2通道通道UARTUART、1 1个多主个多主I2CI2C总线控制器、总线控制器、1 1个个IISIIS总线控制器；总线控制器；q5 5通道通道PWMPWM定时器及一个内部定时器；定时器及一个内部定时器；q7171个通用个通用I/OI/O口；口；q8 8个外部中断源；个外部中断源；q8 8通道通道1010位位ADCADC；q实时时钟等。实时时钟等。第8页/共65页第八页，共65页。9S3C44B0XS3C44B0X特性特性(txng)(txng)S3C44B0X概述(i sh)q内

7、核内核(ni h):2.5V I/O:3.0 V(ni h):2.5V I/O:3.0 V 到到 3.6 V 3.6 Vq最高为最高为66MHz66MHzq160 LQFP/160 FBGA160 LQFP/160 FBGA第9页/共65页第九页，共65页。10S3C44B0XS3C44B0X的引脚分布图的引脚分布图S3C44B0X概述(i sh)第10页/共65页第十页，共65页。11S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 总线控制信号总线控制信号(xnho)(xnho)S3C44B0X概述(i sh)第11页/共65页第十一页，共65页。12S

8、3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 DRAM/SDRAM/SRAM DRAM/SDRAM/SRAMS3C44B0X概述(i sh)第12页/共65页第十二页，共65页。13S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 LCD LCD控制信号控制信号(xnho)(xnho)S3C44B0X概述(i sh)第13页/共65页第十三页，共65页。14S3C44B0XS3C44B0X的引脚信号描述的引脚信号描述(mio(mio sh)sh)TIMER/PWM TIMER/PWM控制信号控制信号S3C44B0X概述(

9、i sh)第14页/共65页第十四页，共65页。15S3C44B0XS3C44B0X的引脚信号描述的引脚信号描述 中中断断(zhngdun)(zhngdun)控制信号控制信号S3C44B0X概述(i sh)第15页/共65页第十五页，共65页。16S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 DMA DMA控制信号控制信号(xnho)(xnho)S3C44B0X概述(i sh)第16页/共65页第十六页，共65页。17S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 UART UART控制信号控制信号(xnho)(xn

10、ho)S3C44B0X概述(i sh)第17页/共65页第十七页，共65页。18S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 IIC-BUS IIC-BUS控制信号控制信号(xnho)(xnho)S3C44B0X概述(i sh)第18页/共65页第十八页，共65页。19S3C44B0XS3C44B0X的引脚信号描述的引脚信号描述(mio(mio sh)sh)IIS-BUS IIS-BUS控制信号控制信号S3C44B0X概述(i sh)第19页/共65页第十九页，共65页。20S3C44B0XS3C44B0X的引脚信号描述的引脚信号描述(mio(mio s

11、h)sh)SIO SIO控制信号控制信号S3C44B0X概述(i sh)第20页/共65页第二十页，共65页。21S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 ADC ADCS3C44B0X概述(i sh)第21页/共65页第二十一页，共65页。22S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 GPIO GPIOS3C44B0X概述(i sh)第22页/共65页第二十二页，共65页。23S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 复位和时钟信号复位和时钟信号(xnho)(x

12、nho)S3C44B0X概述(i sh)第23页/共65页第二十三页，共65页。24S3C44B0XS3C44B0X的引脚信号描述的引脚信号描述(mio(mio sh)sh)JTAG JTAG测试逻辑测试逻辑S3C44B0X概述(i sh)第24页/共65页第二十四页，共65页。25S3C44B0XS3C44B0X的引脚信号的引脚信号(xnho)(xnho)描描述述 电源电源S3C44B0X概述(i sh)第25页/共65页第二十五页，共65页。26S3C44B0XS3C44B0X的存储器映射的存储器映射(yngsh)(yngsh)S3C44B0X概述(i sh)SROM为ROM或SRAM特殊

13、(tsh)功能寄存器第26页/共65页第二十六页，共65页。27S3C44B0XS3C44B0X芯片芯片(xn pin)(xn pin)及引脚及引脚分析分析系统(xtng)的硬件选型及电路设计qS3C44B0XS3C44B0X共有共有(n yu)160(n yu)160只引脚，采用只引脚，采用QFPQFP封装封装q具有大量的电源和接地引脚，以及地址总线、数据总线和通用具有大量的电源和接地引脚，以及地址总线、数据总线和通用I/OI/O口，以及其他的专用模块如口，以及其他的专用模块如UARTUART、IICIIC等接口等接口q在硬件系统的设计中，应当注意芯片引脚的类型，在硬件系统的设计中，应当注意

14、芯片引脚的类型，S3C44B0XS3C44B0X的的引脚主要分为三类，即：输入（引脚主要分为三类，即：输入（I I）、输出（）、输出（O O）、输入）、输入/输出输出（I/OI/O）q输出类型的引脚主要用于输出类型的引脚主要用于S3C44B0XS3C44B0X对外设的控制或通信，由对外设的控制或通信，由S3C44B0XS3C44B0X主动发出，这些引脚的连接不会对主动发出，这些引脚的连接不会对S3C44B0XS3C44B0X自身的运行有自身的运行有太大的影响太大的影响q输入输入/输出类型的引脚主要是输出类型的引脚主要是S3C44B0XS3C44B0X与外设的双向数据传与外设的双向数据传输通道输

15、通道第27页/共65页第二十七页，共65页。28电源电路设计电源电路设计DC-DCDC-DC转换转换(zhunhun)(zhunhun)芯片芯片系统(xtng)的硬件选型及电路设计q有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到3.3V3.3V的转换，如的转换，如Linear TechnologyLinear Technology的的LT108XLT108X系列系列(xli)(xli)。常见的型号和对应的电流输出如下：。常见的型号和对应的电流输出如下：qLT1083 LT1083 7.5A7.5AqLT1084 LT1084 5A5AqLT1085 LT1085 3A3AqLT1

16、086 LT1086 1.5A1.5Aq有很多有很多DC-DCDC-DC转换器可完成到转换器可完成到2.5V2.5V的转换，常用的如的转换，常用的如Linear Linear TechnologyTechnology的的LT1761LT1761。第28页/共65页第二十八页，共65页。29电源电源(dinyun)(dinyun)电路设计电路设计3.3V3.3V系统(xtng)的硬件选型及电路设计q需要使用需要使用3.3V3.3V的直流稳压电源，系统的直流稳压电源，系统(xtng)(xtng)电源电路如下图所电源电路如下图所示：示：DC 7.5V 2A直流电源整流、定向拨动开关DC-DC转换芯片

17、LT1086滤波电路第29页/共65页第二十九页，共65页。30电源电源(dinyun)(dinyun)电路设计电路设计2.5V2.5V系统(xtng)的硬件选型及电路设计q需要使用需要使用2.5V2.5V的直流稳压电源，系统的直流稳压电源，系统(xtng)(xtng)电源电路如下图所电源电路如下图所示：示：滤波电路DC3.3V第30页/共65页第三十页，共65页。31晶振电路设计晶振电路设计系统(xtng)的硬件选型及电路设计q晶振电路用于向晶振电路用于向CPUCPU及其他电路提供工作时钟。在该系统及其他电路提供工作时钟。在该系统中，中，S3C44B0XS3C44B0X使用无源使用无源(w

18、yun)(w yun)晶振，晶振的接法如下图所示：晶振，晶振的接法如下图所示：系统时钟PLL的滤波(lb)电容(700pF左右)系统时钟晶体电路的输入信号系统时钟晶体电路的输出信号第31页/共65页第三十一页，共65页。32晶振电路设计晶振电路设计系统(xtng)的硬件选型及电路设计q根据根据S3C44B0XS3C44B0X的最高工作的最高工作(gngzu)(gngzu)频率以及频率以及PLLPLL电路的工作电路的工作(gngzu)(gngzu)方式，选择方式，选择10MHz10MHz的无源晶振，的无源晶振，10MHz10MHz的晶振频率经过的晶振频率经过S3C44B0XS3C44B0X片片内

19、的内的PLLPLL电路倍频后，最高可以达到电路倍频后，最高可以达到66MHz66MHz。q片内的片内的PLLPLL电路兼有频率放大和信号提纯的功能，因此，系统可以以电路兼有频率放大和信号提纯的功能，因此，系统可以以较低的外部时钟信号获得较高的工作频率，以降低因高速较低的外部时钟信号获得较高的工作频率，以降低因高速(o s)(o s)开关时开关时钟所造成的高频噪声。钟所造成的高频噪声。第32页/共65页第三十二页，共65页。33复位复位(f wi)(f wi)电路设计电路设计系统(xtng)的硬件选型及电路设计q采用采用(ciyng)IMP706(ciyng)IMP706看门狗芯片看门狗芯片低电

20、平复位JP2短接后，必须定时（1.6S）喂狗，否则将引起系统复位在规定时间内没有喂狗，将输出低电平复位及看门狗功能是否有效，如果短接则有效复位按键，JP2短接时才有效第33页/共65页第三十三页，共65页。34JTAGJTAG接口接口(ji ku)(ji ku)电路设计电路设计接口接口(ji ku)(ji ku)简介简介系统(xtng)的硬件选型及电路设计qJTAG(Joint Test Action GroupJTAG(Joint Test Action Group，联合测试行动小组，联合测试行动小组)是一种国际标准是一种国际标准(u j bio zhn)(u j bio zhn)测试协议，

21、主要用于芯片内部测试及对系统进行仿真、调试。测试协议，主要用于芯片内部测试及对系统进行仿真、调试。qJTAGJTAG技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路技术是一种嵌入式调试技术，它在芯片内部封装了专门的测试电路TAPTAP（Test Access PortTest Access Port，测试访问口），通过专用的，测试访问口），通过专用的JTAGJTAG测试工具对内部节点进行测试。测试工具对内部节点进行测试。q目前大多数比较复杂的器件都支持目前大多数比较复杂的器件都支持JTAGJTAG协议，如协议，如ARMARM、DSPDSP、FPGAFPGA器件等。器件等。q标准的标准

22、的JTAGJTAG接口是接口是4 4线：线：TMSTMS、TCKTCK、TDITDI、TDOTDO，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。，分别为测试模式选择、测试时钟、测试数据输入和测试数据输出。qJTAGJTAG测试允许多个器件通过测试允许多个器件通过JTAGJTAG接口串联在一起，形成一个接口串联在一起，形成一个JTAGJTAG链，能实现对各个器件分别测试。链，能实现对各个器件分别测试。JTAGJTAG接口还常用于实现接口还常用于实现ISPISP（In-System ProgrammableIn-System Programmable在系统编程）功能，如对在系统编程）

23、功能，如对FLASHFLASH器件进行编程等。器件进行编程等。q通过通过JTAGJTAG接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前接口，可对芯片内部的所有部件进行访问，因而是开发调试嵌入式系统的一种简洁高效的手段。目前JTAGJTAG接口的连接有两种标准，即接口的连接有两种标准，即1414针接口和针接口和2020针接口。针接口。第34页/共65页第三十四页，共65页。35JTAGJTAG接口接口(ji ku)(ji ku)电路设计电路设计1414针接口针接口(ji ku)(ji ku)及定义及定义系统(xtng)的硬件选型及电路设计第35页/共65

24、页第三十五页，共65页。36JTAGJTAG接口接口(ji ku)(ji ku)电路设计电路设计2020针接口针接口(ji ku)(ji ku)及定义及定义系统(xtng)的硬件选型及电路设计第36页/共65页第三十六页，共65页。37JTAGJTAG接口接口(ji ku)(ji ku)电路设计电路设计接口接口(ji ku)(ji ku)电路电路系统(xtng)的硬件选型及电路设计必须(bx)接上拉14针接口第37页/共65页第三十七页，共65页。38S3C44B0XS3C44B0X最小系统最小系统(xtng)(xtng)系统(xtng)的硬件选型及电路设计qS3C44B0X+S3C44B0X

25、+电源电路电源电路+晶振电路晶振电路+复位电路复位电路+JTAG+JTAG接接口电路可构成口电路可构成(guchng)(guchng)真正意义上的最小系统真正意义上的最小系统q程序可运行于程序可运行于S3C44B0XS3C44B0X内部的内部的8KB RAM8KB RAM中中q程序大小有限，掉电后无法保存，只能通过程序大小有限，掉电后无法保存，只能通过JTAGJTAG接口调试程序接口调试程序第38页/共65页第三十八页，共65页。39SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计SDRAMSDRAM简介简介系统(xtng)的硬件选型及电路设计q与与FlashFlash

26、存储器相比较存储器相比较(bjio)(bjio)，SDRAMSDRAM不具有掉电保持数据不具有掉电保持数据的特性，但其存取速度大大高于的特性，但其存取速度大大高于FlashFlash存储器，且具有读存储器，且具有读/写的属性，写的属性，因此，因此，SDRAMSDRAM在系统中主要用作程序的运行空间，数据及堆栈区。在系统中主要用作程序的运行空间，数据及堆栈区。q当系统启动时，当系统启动时，CPUCPU首先从复位地址首先从复位地址0 x00 x0处读取启动代码，在完处读取启动代码，在完成系统的初始化后，程序代码一般应调入成系统的初始化后，程序代码一般应调入SDRAMSDRAM中运行，以提高系中运行

27、，以提高系统的运行速度，同时，系统及用户堆栈、运行数据也都放在统的运行速度，同时，系统及用户堆栈、运行数据也都放在SDRAMSDRAM中。中。qSDRAMSDRAM具有单位空间存储容量大和价格便宜的优点，已广泛应具有单位空间存储容量大和价格便宜的优点，已广泛应用在各种嵌入式系统中。用在各种嵌入式系统中。SDRAMSDRAM的存储单元可以理解为一个电容，的存储单元可以理解为一个电容，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，总是倾向于放电，为避免数据丢失，必须定时刷新（充电）。因此，要在系统中使用要在系统中使用SDRAMSDRAM，就要求微处理器具有刷新控制逻辑，或，就要求微处

28、理器具有刷新控制逻辑，或在系统中另外加入刷新控制逻辑电路。在系统中另外加入刷新控制逻辑电路。S3C44B0XS3C44B0X在片内具有独立在片内具有独立的的SDRAMSDRAM刷新控制逻辑，可方便地与刷新控制逻辑，可方便地与SDRAMSDRAM接口。接口。第39页/共65页第三十九页，共65页。40SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计SDRAMSDRAM选型选型系统(xtng)的硬件选型及电路设计q目前常用的目前常用的SDRAMSDRAM为为8 8位位/16/16位的数据宽度，工作电压一般为位的数据宽度，工作电压一般为3.3V3.3V。主要的生产厂商。主要的

29、生产厂商(chngshng)(chngshng)为为HYUNDAIHYUNDAI、WinbondWinbond等。他们生产的等。他们生产的同型器件一般具有相同的电气特性和封装形式，可通用。同型器件一般具有相同的电气特性和封装形式，可通用。q本系统中使用本系统中使用WinbondWinbond的的W986416DHW986416DH。qW986416DHW986416DH存储容量为存储容量为4 4组组16M16M位（位（8M8M字节），工作电压为字节），工作电压为3.3V3.3V，常见封装为，常见封装为5454脚脚TSOPTSOP，兼容，兼容LVTTLLVTTL接口，支持自动刷新（接口，支持自动

30、刷新（Auto-Auto-RefreshRefresh）和自刷新（）和自刷新（Self-RefreshSelf-Refresh），），1616位数据宽度。位数据宽度。第40页/共65页第四十页，共65页。41SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计W986416DHW986416DH引脚分布引脚分布系统(xtng)的硬件选型及电路设计第41页/共65页第四十一页，共65页。42SDRAMSDRAM接口电路设计接口电路设计W986416DHW986416DH引脚信号引脚信号(xnho)(xnho)描述描述系统(xtng)的硬件选型及电路设计第42页/共65页第四十

31、二页，共65页。43SDRAMSDRAM接口接口(ji ku)(ji ku)电路设计电路设计SDRAMSDRAM接口接口(ji ku)(ji ku)电路电路系统(xtng)的硬件选型及电路设计第43页/共65页第四十三页，共65页。44SDRAMSDRAM接口电路接口电路(dinl)(dinl)设计设计电路电路(dinl)(dinl)说明说明系统(xtng)的硬件选型及电路设计q一片一片W986416DHW986416DH构建构建1616位的位的SDRAMSDRAM存储器系统存储器系统,将其配置将其配置(pizh)(pizh)到到Bank6Bank6，即将，即将S3C44B0XS3C44B0X

32、的的nGCS6nGCS6接至两片接至两片W986416DHW986416DH的的/CS/CS端。此时端。此时SDRAMSDRAM地址为地址为0 x0c000000-0 x0c7fffff0 x0c000000-0 x0c7fffff。qW986416DHW986416DH的的CLKCLK端接端接S3C44B0XS3C44B0X的的SCLKSCLK端；端；qW986416DHW986416DH的的CKECKE端接端接S3C44B0XS3C44B0X的的SCKESCKE端；端；qW986416DHW986416DH的的/RAS/RAS、/CAS/CAS、/WE/WE端分别接端分别接S3C44B0X

33、S3C44B0X的的nSDRASnSDRAS端、端、nSDCASnSDCAS端、端、nSDWEnSDWE端；端；qW986416DHW986416DH的的A12A12A0A0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDRADDRADDR；qW986416DHW986416DH的的BA1BA1、BA0BA0接接S3C44B0XS3C44B0X的地址总线的地址总线ADDRADDR、ADDRADDR；qW986416DHW986416DH的数据总线接的数据总线接S3C44B0XS3C44B0X的数据总线的低的数据总线的低1616位位XDATAXDATAXDATAXDATA；

34、第44页/共65页第四十四页，共65页。45FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计FLASHFLASH简介简介系统(xtng)的硬件选型及电路设计qFlashFlash存储器是一种可在系统（存储器是一种可在系统（In-SystemIn-System）进行电擦写，）进行电擦写，掉电后信息掉电后信息(xnx)(xnx)不丢失的存储器。不丢失的存储器。q它具有低功耗、大容量、擦写速度快、可整片或分扇区在它具有低功耗、大容量、擦写速度快、可整片或分扇区在系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完系统编程（烧写）、擦除等特点，并且可由内部嵌入的算法完成对芯片

35、的操作，因而在各种嵌入式系统中得到了广泛的应用。成对芯片的操作，因而在各种嵌入式系统中得到了广泛的应用。q作为一种非易失性存储器，作为一种非易失性存储器，FlashFlash在系统中通常用于存放程序在系统中通常用于存放程序代码、常量表以及一些在系统掉电后需要保存的用户数据等。代码、常量表以及一些在系统掉电后需要保存的用户数据等。第45页/共65页第四十五页，共65页。46FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计FLASHFLASH选型选型系统(xtng)的硬件选型及电路设计q常用的常用的FlashFlash为为8 8位或位或1616位的数据宽度，编程电压位的数据

36、宽度，编程电压(diny)(diny)为单为单3.3V3.3V。主要的生产厂商为。主要的生产厂商为INTELINTEL、ATMELATMEL、AMDAMD、HYUNDAIHYUNDAI等。等。q本系统中使用本系统中使用INTELINTEL的的TE28F320BTE28F320B。qTE28F320BTE28F320B存储容量为存储容量为32M32M位（位（4M4M字节），工作电压为字节），工作电压为2.7V2.7V3.6V3.6V，采用，采用4848脚脚TSOPTSOP封装或封装或4848脚脚FBGAFBGA封装，封装，1616位数据宽度。位数据宽度。qTE28F320BTE28F320B仅需

37、单仅需单3V3V电压即可完成在系统的编程与擦除操作，通电压即可完成在系统的编程与擦除操作，通过对其内部的命令寄存器写入标准的命令序列，可对过对其内部的命令寄存器写入标准的命令序列，可对FlashFlash进行编程进行编程（烧写）、整片擦除、按扇区擦除以及其他操作。（烧写）、整片擦除、按扇区擦除以及其他操作。第46页/共65页第四十六页，共65页。47FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计TE28F320BTE28F320B引脚分布引脚分布系统(xtng)的硬件选型及电路设计第47页/共65页第四十七页，共65页。48FLASHFLASH接口电路设计接口电路设计

38、 TE28F320BTE28F320B引脚信号引脚信号(xnho)(xnho)描描述述系统(xtng)的硬件选型及电路设计第48页/共65页第四十八页，共65页。49FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计FLASHFLASH接口接口(ji ku)(ji ku)电路电路系统(xtng)的硬件选型及电路设计第49页/共65页第四十九页，共65页。50FLASHFLASH接口接口(ji ku)(ji ku)电路设计电路设计电路说明电路说明系统(xtng)的硬件选型及电路设计q地址总线地址总线A20A20A0A0与与S3C44B0S3C44B0的地址总线的地址总线AD

39、DR20ADDR20ADDR0ADDR0相连相连(xin lin)(xin lin)；q1616位数据总线位数据总线DQ15DQ0DQ15DQ0与与S3C44B0S3C44B0的低的低1616位数据总线位数据总线XDATA15XDATA0XDATA15XDATA0相连。相连。q注意此时应将注意此时应将S3C4510BS3C4510B的的OM1:0OM1:0置为置为0101，选择，选择Bank0Bank0为为1616位工作方式。位工作方式。q一片一片TE28F320BTE28F320B构建构建1616位的位的FLASHFLASH存储器系统，将其配置到存储器系统，将其配置到Bank0Bank0，即

40、将，即将S3C44B0XS3C44B0X的的nGCS0nGCS0接至两片接至两片TE28F320BTE28F320B的的CECE端。此时端。此时FLASHFLASH地址为地址为0 x00000000-0 x004fffff0 x00000000-0 x004fffff。第50页/共65页第五十页，共65页。51S3C44B0XS3C44B0X扩展扩展(kuzhn)(kuzhn)系统系统系统(xtng)的硬件选型及电路设计qS3C44B0XS3C44B0X最小系统最小系统+SDRAM+FLASH+SDRAM+FLASH电路可构成一个电路可构成一个(y)(y)完全的嵌入式系统完全的嵌入式系统q可运

41、行于可运行于SDRAMSDRAM中的程序，也可以运行中的程序，也可以运行FLASHFLASH中的程序中的程序q程序大小可以很大，如果将程序保存到程序大小可以很大，如果将程序保存到FLASHFLASH中，掉电后不会丢中，掉电后不会丢失，因此，既可以通过失，因此，既可以通过JTAGJTAG接口调试程序，也可以将程序烧写到接口调试程序，也可以将程序烧写到FLASHFLASH，然后运行，然后运行FLASHFLASH中的程序中的程序q在此基础上加入必要的接口及其他电路，就构成了具体的在此基础上加入必要的接口及其他电路，就构成了具体的S3C44B0XS3C44B0X应用系统应用系统第51页/共65页第五十

42、一页，共65页。52串口接口串口接口(ji ku)(ji ku)电路设计电路设计串口简介串口简介系统(xtng)的硬件选型及电路设计q几乎所有的微控制器、几乎所有的微控制器、PCPC都提供串行接口，使用都提供串行接口，使用(shyng)(shyng)电子电子工业协会（工业协会（EIAEIA）推荐的）推荐的RS-232-CRS-232-C标准，这是一种很常用的串行数据传标准，这是一种很常用的串行数据传输总线标准。输总线标准。q早期它被应用于计算机和终端通过电话线和早期它被应用于计算机和终端通过电话线和MODEMMODEM进行远距进行远距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近

43、距离的数据传输，随着微型计算机和微控制器的发展，不仅远距离，近距离也采用该通信方式。在近距离通信系统中，不再使用电话线和离也采用该通信方式。在近距离通信系统中，不再使用电话线和MODEMMODEM，而直接进行端到端的连接。，而直接进行端到端的连接。qRS-232-CRS-232-C标准采用的接口是标准采用的接口是9 9芯或芯或2525芯的芯的D D型插头，以常用的型插头，以常用的9 9芯芯D D型插头为例，各引脚定义下所示：型插头为例，各引脚定义下所示：第52页/共65页第五十二页，共65页。53串口接口串口接口(ji ku)(ji ku)电路设计电路设计串口芯片选型串口芯片选型系统(xtng

44、)的硬件选型及电路设计q要完成最基本的串行通信功能，实际上只需要要完成最基本的串行通信功能，实际上只需要RXDRXD、TXDTXD和和GNDGND即可，但由于即可，但由于RS-232-CRS-232-C标准所定义的高、低电平信号标准所定义的高、低电平信号(xnho)(xnho)与与S3C44B0XS3C44B0X系统的系统的TTLTTL电路所定义的高、低电平信号电路所定义的高、低电平信号(xnho)(xnho)完全不完全不同。同。qTTLTTL的标准逻辑的标准逻辑“1 1”对应对应2V2V3.3V3.3V电平，标准逻辑电平，标准逻辑“0 0”对应对应0V0V0.4V0.4V电平，而电平，而RS

45、-232-CRS-232-C标准采用负逻辑方式，标准逻辑标准采用负逻辑方式，标准逻辑“1 1”对应对应-5V-5V-15V15V电平，标准逻辑电平，标准逻辑“0 0”对应对应+5V+5V+15V+15V电平，显然，两者间要进电平，显然，两者间要进行通信必须经过信号电平的转换。行通信必须经过信号电平的转换。q目前常使用的电平转换电路为目前常使用的电平转换电路为SipexSipex公司的公司的SP3232ESP3232E。第53页/共65页第五十三页，共65页。54串口接口串口接口(ji ku)(ji ku)电路设计电路设计SP3232ESP3232E引脚分布引脚分布系统(xtng)的硬件选型及电

46、路设计第54页/共65页第五十四页，共65页。55串口接口串口接口(ji ku)(ji ku)电路设计电路设计串口接口串口接口(ji ku)(ji ku)电路电路系统(xtng)的硬件选型及电路设计RS232电平(din pn)TTL电平第55页/共65页第五十五页，共65页。56IICIIC接口接口(ji ku)(ji ku)电路设计电路设计IICIIC简介简介系统(xtng)的硬件选型及电路设计qIICIIC总线是一种用于总线是一种用于ICIC器件之间连接的二线制总线。它通过器件之间连接的二线制总线。它通过SDASDA（串行数据线）及（串行数据线）及SCLSCL（串行时钟（串行时钟(shz

47、hng)(shzhng)线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、线）两线在连接到总线上的器件之间传送信息，并根据地址识别每个器件：不管是微控制器、存储器、LCDLCD驱动器还是键盘接口。驱动器还是键盘接口。q带有带有IICIIC总线接口的器件可十分方便地用来将一个或多个微控制器及外围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟，

48、因此在嵌入式系统中得到了广泛的应用。总线接口的器件可十分方便地用来将一个或多个微控制器及外围器件构成系统。尽管这种总线结构没有并行总线那样大的吞吐能力，但由于连接线和连接引脚少，因此其构成的系统价格低，器件间总线简单，结构紧凑，而且在总线上增加器件不影响系统的正常工作，系统修改和可扩展性好。即使有不同时钟速度的器件连接到总线上，也能很方便地确定总线的时钟，因此在嵌入式系统中得到了广泛的应用。qS3C44B0XS3C44B0X内含一个内含一个IICIIC总线主控器，可方便地与各种带有总线主控器，可方便地与各种带有IICIIC接口的器件相连。接口的器件相连。q在本实验系统中，外扩一片在本实验系统中

49、，外扩一片KS24C08KS24C08作为作为IICIIC存储器。存储器。KS24C08KS24C08提供提供1K1K字节的字节的EEPROMEEPROM存储空间，可用于存放少量在系统掉电时需要保存的数据。存储空间，可用于存放少量在系统掉电时需要保存的数据。第56页/共65页第五十六页，共65页。57IICIIC接口接口(ji ku)(ji ku)电路设计电路设计IICIIC接口接口(ji ku)(ji ku)电路电路系统(xtng)的硬件选型及电路设计第57页/共65页第五十七页，共65页。58印刷印刷(ynshu)(ynshu)电路板设计注意电路板设计注意事项事项印刷(ynshu)电路板的

50、设计qS3C44B0XS3C44B0X的片内工作频率为的片内工作频率为60MHz60MHz，因此，在印刷电路板的设计过程，因此，在印刷电路板的设计过程中，应该遵循一些高频电路的设计基本中，应该遵循一些高频电路的设计基本(jbn)(jbn)原则，否则会使系统工作不原则，否则会使系统工作不稳定甚至不能正常工作。稳定甚至不能正常工作。q印刷电路板的设计人员应注意以下几个方面：印刷电路板的设计人员应注意以下几个方面：注意电源的质量与分配。注意电源的质量与分配。同类型信号线应该成组、平行分布。同类型信号线应该成组、平行分布。第58页/共65页第五十八页，共65页。59电源电源(dinyun)(dinyu