基于FPGA和DSP的高速数据采集系统的设计.pdf

《基于FPGA和DSP的高速数据采集系统的设计.pdf》由会员分享，可在线阅读，更多相关《基于FPGA和DSP的高速数据采集系统的设计.pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、基于 FPGA 和 DSP 的高速数据采集系统的设计孙德玮,李石亮(电子工程学院?安徽 合肥?230001)摘?要:数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对 WCDMA 数字基带接收机的设计中,提出了一种基于 FPGA 和 DSP 的高速数据采集方案。该方案将 A/D 采样的数据送往 FPGA,经过 FPGA 预处理后送到 DSP,最终通过 CPCI 接口送到主控台。详细介绍了设计思想、具体的硬件连接以及 FPGA 设计的仿真结果。关键词:WCDMA 数字基带接收机;FPGA;DSP;高速数据采集与处理系统中图分类号:T P29?

2、文献标识码:B?文章编号:1004?373X(2008)19?174?04Design of High Speed Data Acquisition System Based on FPGA and DSPSUN Dewei,LI Shiliang(Electronic Engineering College,Hefei,230001,China)Abstract:Data acqusition and processing system is basical in modern signal processing system,it is widely applied in fieldsof

3、 radar,communication,image processing and remote tolemetry.In the design of WCDM A digital baseband receiver,a preceptof high speed data acquisition system based on FPGA and DSP is proposed.The data acquired by ADC is transferred to FPGA,then transferred to DSP after pri?processed by FPGA and finall

4、y to console via the interface of CPCI.In the paper,the design i?dea,the connection between hardware and the simulation results are introduced in detail.Keywords:WCDMA digital baseband receiver;FPGA;DSP;high speed data acquisition system收稿日期:2008?03?121?引?言数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥

5、感遥测等领域。随着信息科学的高速发展,人们面临的信号处理任务越来越繁重,对数据采集处理系统的要求也越来越高。特别是在移动通信领域,基站和手机的物理信道处理都是实时信号处理。实时信号处理系统要求具有处理大数据量和高速数据的能力,以保证系统的实时性。这就对数据采集与处理系统提出了新的更高的要求,即高速度、高精度和高实时性。对数据采集与处理系统的设计,有以下 3 种方案可供选择:(1)A/D+DSP 方案在传统的高速信号处理中,大多采用这种方案。将A/D、D/A 芯片直接与 DSP 相连,由 DSP 来完成数字信号处理算法。目前主要的高端数字信号处理器有 TI公司的 DSP 和 AD 公司的 ADS

6、P。该方案的优点在于:设计简洁,所需芯片数量少。缺点是:在数据转换通道多的情况下,由于 DSP 对各个转换芯片的访问时间是分时进行的,因此 DSP 需要花大量的时间与各个芯片进行数据交换,相应地用于计算的时间大大减少,无法满足读入(或输出)数据的并行要求。(2)ASIC 方案专用集成电路(ASIC)构成的系统,其基本特征是功能固定、通常用于完成特定的算法。其缺点在于设计上受 ASIC 厂商设计思路限制,不具备可编程和可扩展性,并且设计周期长、成本高。(3)A/D+DSP+FPGA 方案在 DSP 和 A/D 芯片间增加 FPGA。FPGA 是整个系统的时序控制中心和数据交换桥梁,而且能够实现对

7、底层的信号快速预处理,在很多信号系统中,底层的信号预处理算法要处理的数据量大,对处理速度要求高,但算法结构相对简单,适于用 FPGA 进行硬件编程实现。其优点是:可实现多通道数据采集的并行处理;FPGA 的设计全部用硬件描述语言来完成,便于修改调试;FPGA 的外围电路出了配置芯片外,不需要附加任何外围电路,集成度高,可靠性强。综合比较以上 3 种方案,在对 WCDMA 数字基带接收机的设计中,采用了第三种方案,其结构框图如图 1所示。174电 子 技 术孙德玮等:基于 FPGA 和 DSP 的高速数据采集系统的设计图 1?WCDMA 数字基带接收机框图2?器件选型2.1?A/D 采样芯片由于

8、射频模块输出的是 I,Q 两路正交基带信号,因此为保证 I,Q 两路采样时间相同,系统中使用单芯片双路 A/D 采样芯片。考虑到 WCDMA 基带信号带宽为 5 MHz,根据低通采样定律可知,A/D 采样芯片的采样频率不能低于 10 MHz。综合以上考虑,选用了AD 公司的双通道数模转换器 AD9281 作为系统的采样芯片。采样芯片 AD9281 采用双通道设计,工作频率为28 MS/s,是目前市场上高性能的双通道 8 位 ADC。AD9281 具有以下特点:(1)供电电压范围为 2.7 5.5 V;(2)对电源要求简单,系统中采用 3.3 V 供电;(3)差分输入;(4)低功耗,3 V 供电

9、情况下功耗仅为 225 mW;(5)单个 8 位数字输出,通过 SELECT 管脚的高低来选择是 I 通道输出还是 Q 通道输出。2.2?DSP在 WCDMA 移动通信系统中,为了能提供大容量和高质量的语音、可变速率数据、图像等业务,无线空中接口的传输速率在室内环境最高要达到 2 Mb/s,在室外移动环境最高要达到 384 kb/s。因此对其接收需要提供强大的处理能力。T I 公司推出的 T MS320C6416具有强大的处理能力,它的主频高达 1 GHz,最高处理能力 8 000 MIPS,常用于设计高性能的 3G 无线基站。在本设计中,采用该型号 DSP。TMS320C6416 基于先进的

10、 Veloci TI 第二代技术的高性能超长指令字(VLIW)架构,是高性能定点DSP,其代码与 C6000 DSP 平台兼容;它提供了 64 个通用 32 位寄存器、8 个并行功能单元,每时钟周期能够计算 4 个 16 位乘法累加器(MAC);采用两级缓冲架构,第一级(L1)程序缓存和数据缓存各 128 kb/s,第二级(L2)缓存共 8 Mb/s,既可用作数据缓存又可用作程序缓存;具有功能强大的多种外设,包括 3 个多通道缓冲串行接口、1 个 8 位的用于 ATM 的通用测试和操作接口、3 个32位的通用目标定时器、1 个H PI 接口、1个PCI 接口、1 个拥有 16 个引脚的通用目标

11、输入输出和两个无胶合外部存储器接口(64 b EMIFA 和 16 bEMIFB)。除此之外,TMS320C6416 内部还集成了两个高性能的嵌入式处理器:Viterbi 译码器和 T urbo 译码器。2.3?FPGA在 FPGA 的选型中,通过对算法所需资源的估算和充分考虑器件的性价比,考虑选用 ALT ERA 的高端FPGA Stratix EP1S60。Stratix EP1S60 是 ALTERA 的高端 FPGA。其资源如表 1 所示。表 1?Stratix EP1S60 资源LEsM 512RAM blocks(32?18 b)M4KRAM blocks(128?36 b)M?R

12、AMblocks(4?144 b)DSPblocksEmbededmultipliersPLLs57 120574292618144122.4?CPCI 接口控制芯片Compact PCI(Compact Peripheral Component In?terconnect,CPCI),中文又称紧凑型 PCI,是国际工业计算机制造者联合会(PCI Industrial Computer Manufac?turer?s Group,PICMG)于 1994 提出来的一种总线接口标准,是以 PCI 电气规范为标准的高性能工业用总线。CPCI 接口控制芯片市场上常见的有 PLX,AM?CC,Cypr

13、ess 等公司的产品。本设计中,采用 PLX 公司的 PCI9050。PCI9050 为 CPCI 接口的应用板提供了一个简洁的高性能 CPCI 总线目标(从)接口。PCI9050 包含了一个双向的 FIFO,以便加速匹配 32 b 宽度、33 MHz的 CPCI 总线和局部总线的连接。3?硬件电路设计3.1?前端调理电路高速 AD 芯片的输入端采用差分输入,这种方式有以下优点:差分特性对来自电源和其他电路的外部共模噪声源具有抑制作用;能够抵消偶次谐波;每个差分输入所需电压摆幅仅为单端输入时的 50%,可以降低对电源的要求。由于模拟信号的输入是单端信号,因此 AD 前端必须设计专用的单端转差分

14、电路来完成信号的输入。目前有两种方法可选:一是采用专用的单端转差分放大器,例如 ADI 公司的 AD8138,AD8351 等,这种方法的优点是输入信号的功率可以通过反馈电阻阻值进行灵活的调节,缺点是需要配置较多的外围电路,且模拟放大器有一定的通带范围,超出此范围的信号将受到抑制。第二种方法是采用变压器来实现单端转差分的功能,这种方法结构简单,通带范围很大,缺点是变压器对直流信号造成了断路。但考虑本系统,变压器是较理想175?现代电子技术?2008 年第 21 期总第 284 期?电子技术应用?的选择。选用 Mini?Circuits 公司的宽带变压器 ADT1?1WT,其工作频带为 0.4

15、800 MHz、配合简单的电阻网络及滤波电容就可以完成设计任务了。电路如图 2所示。图 2?A/D 前端调理电路3.2?A/D 采样电路利用 AD9281 作为采样芯片的采样电路,如图 3 所示,其中的 SELECT,CLOCK 信号由 FPGA 提供,其8 位数据线直接连到 FPGA 的 I/O 口。3.3?FPGA 和 DSP 的接口电路DSP 通过 EMIFA 接口数据线、地址线、片选信号及其他接口控制信号与 FPGA 的 IO 连接,实现 FPGA内部生产 FIFO 与 DSP 连接,该部分电路主要功能是将 FPGA 内部存储器映射到 DSP 地址空间,从而实现DSP 对 FPGA 的

16、直接高速数据交换,其接口电路如图 4所示。另外将 DSP 外部中断信号及定时器信号接入FPGA,以灵活地实现 FPGA 与 DSP 的控制通信。图 3?A/D 采样电路图 4?FPGA 和 DSP 的接口电路3.4?DSP 与 PCI9050 的接口电路DSP 通过其主机并行接口(HPI)来实现 DSP 与主机器件间的连接。主机并行接口(HPI)是一个并行端口,主处理器通过它可以直接访问 CPU 存储空间,主机器件对接口具有主动控制权,这样就增加了访问的容易度。C64x 系列 DSP 的 HPI 口共有 32 条数据线,10 条控制线,其和 PCI9050 的具体连线如图 5 所示。通过适当的

17、配置,C64x 系列 DSP 的 HPI 口可以工作于 HPI16 模式(数据宽度为 16 b)和 HPI32 模式(数据宽度为 32 b)。本设计中,采用 HPI32 模式。图 5?DSP 与 PCI9050 的接口电路4?FPGA 设计及仿真底层的信号预处理算法要处理的数据量大,对处理176电 子 技 术孙德玮等:基于 FPGA 和 DSP 的高速数据采集系统的设计速度要求高,但算法结构简单,适用于 FPGA 进行硬件编程实现。FPGA 不仅能够实现对底层的信号快速预处理,而且是整个系统的时序控制中心和数据交换的桥梁,是设计的核心和重点。在本系统中,FPGA 主要实现以下几个功能:为系统提

18、供时钟、底层信号预处理、对A/D 和 D/A 的控制、与 DSP 的 EMIF 进行接口、为CPCI 接口的实现提供时序逻辑和通信接口。FPGA 的内部模块关系图如图 6所示。(1)时钟发生器为整个系统提供时钟。采用 Qu?artus?6.0 自带的 LPM 模块库 ALTPLL 对输入时钟 15.36 MHz(WCDMA 码片速率 3.84 MHz 的 4 倍)进行分频,产生各子模块所需的时钟。(2)底层预处理算法是系统得以实现的前提和基础,也占用了 FPGA 的大部分资源。底层预处理算法又可分为同步模块与相干解扩 RAKE 接收模块。同步模块实现定时同步、载波同步与路径搜索等功能,具体由扩

19、频码时分数字匹配滤波器、小区搜索、路径搜索、抽头延迟线、码片跟踪、载波跟踪子模块组成;相干解扩RAKE 接收是在同步完成后进行的信道估计、相关解扩与最大比多径合并,并将解扩合并后的数据按照预先定义好的格式送往信道译码单元(DSP 内部实现)。(3)经过底层预处理之后的数据送往 FIFO 和双口 RAM,由 DSP 通过 EMIFA 口以 EDMA 的方式读取,然后进行信道译码。FIFO 和双口 RAM 均采用Quartus?6.0 自带的 LPM 模块库。(4)时序逻辑控制模块主要完成 FIFO、双口 RAM和 EMIFA 接口的时序匹配以及 HPI 口与 PCI9050 连接过程中所需的逻辑

20、转换。(5)为了保证采样数据的正确性和便于后续的处理,在采样芯片之后加上 A/D控制器。通过 A/D 控制器实现数据的缓存和数据格式的转换,D/A 控制器功能类似。图 6?FPGA 内部模块关系图根据图 6所示的模块关系,在 Quartus?6.0 开发平台上,用 VHDL 语言实现了整个设计,并进行了功能仿真。部分仿真波形如图 7,图 8 所示。通过仿真图可以看出,满足 RAM 和 FIFO 的时序要求。上述结果已经应用到实际的系统中,并通过了实际环境的验证。图 7?FIFO 读写时序图 8?RAM 读写时序5?结?语本文提出了一种基于FPGA 和 DSP 的高速数据采集设计方案。在详细介绍

21、设计思想后,给出了具体的硬件连接和 FPGA 部分的设计及仿真。在对速度、精度和实时性要求比较高的系统设计中,其具有很强的可操作性和可借鉴性。参?考?文?献1 江思敏,刘畅.TMS320C6000 DSP 应用开发教程 M.北京:机械工业出版社,2005.2 周林,殷侠.数据采集与分析技术 M.西安:西安电子科技大学出版社,2005.3Analog devices Inc.Dual Channel 8 B Resolution CMOSADC MT/CD,1999.4 Analog devices Inc.Low Distortion differential ADC DriverMT/CD,

22、2001.5 Rudolf T anner,Jason Woodard.WCDMA 原理与开发设计M.北京:机械工业出版社,2007.6 陈良萍.WCDMA 原理及工程实现 M.北京:机械工业出版社,2007.7Texas Instruments.TMS320C6000 Peripherals ReferenceGuide(Rev.D)Z.USA,2001.8 吴继华,王诚.Altera FPGA/CPLD 设计 M.北京:人民邮电出版社,2005.9 牛国朋,袁洪,范建军.一种基于 FPGA 和 DSP 的高性能PCI 数据采集处理卡设计 J.微计算机信息,2006(4Z):137?139.10 王文武,曹治国,张贵清,等.基于 FPGA 和 DSP 的并行数据采集系统的设计 J.微计算机信息,2004,20(11):68?69,36.作者简介?孙德玮?男,1984年出生,安徽长丰人,在读研究生。主要从事通信与信息处理硬件平台的开发和研究。177?现代电子技术?2008 年第 21 期总第 284 期?电子技术应用?