物理数字电路时序逻辑电路修改学习教案.pptx

《物理数字电路时序逻辑电路修改学习教案.pptx》由会员分享，可在线阅读，更多相关《物理数字电路时序逻辑电路修改学习教案.pptx（149页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、会计学1物理数字电路时序逻辑电路物理数字电路时序逻辑电路(lu j din l)修改修改第一页，共149页。1 1 时序逻辑电路时序逻辑电路(lu j din l)(lu j din l)的基本结构的基本结构组合电路组合电路存储电路存储电路Y1YjZ1ZkQ1QlX1Xi输输入入信信号号输输出出信信号号驱驱动动信信号号状状态态信信号号逻辑电路中存在逻辑电路中存在(cnzi)反馈，时序电路的输出由反馈，时序电路的输出由电路的输入和电路原来的状态共同决定。电路的输入和电路原来的状态共同决定。第1页/共149页第二页，共149页。2 2 时序时序(sh x)(sh x)逻辑电路的分类逻辑电路的分类

2、从控制时序从控制时序(sh x)(sh x)状态的脉冲源来分：状态的脉冲源来分：同步同步(tngb)：异步：异步：存储电路里所有触发器有一个统一的时钟源存储电路里所有触发器有一个统一的时钟源没有统一的时钟脉冲没有统一的时钟脉冲第2页/共149页第三页，共149页。从输出从输出(shch)(shch)信号的特点分：信号的特点分：莫尔型：莫尔型：米里型：米里型：Y=F1 X,Qn Y=F1 Qn 2 时序逻辑电路(lu j din l)的分类第3页/共149页第四页，共149页。1.逻辑(lu j)方程式：X(X1，Xi)Q(Q1，Ql)Z(Z1，ZK)Y(Y1，Yj)YF1(X，Qn)输出输出(

3、shch)方程方程 ZF2(X，Qn)驱动方程驱动方程(fngchng)或激励或激励方程方程(fngchng)Qn+1F3(Z，Qn)=F4(X，Qn）状态转换方程状态转换方程各信号之间的逻辑关系方程组：各信号之间的逻辑关系方程组：3 时序电路时序电路功能的描述方法功能的描述方法四种描述方法：逻辑方程式、状态转换表四种描述方法：逻辑方程式、状态转换表、状态图、时序图。状态图、时序图。注：异步时序电路还要考虑时钟方程注：异步时序电路还要考虑时钟方程第4页/共149页第五页，共149页。2 2、状态、状态(zhungti)(zhungti)转换表转换表现现 态态次次 态输态输 出出X=0X=10

4、00 0/00 1/00 10 1/01 0/01 01 0/01 1/11 11 1/00 0/03.3.状态图状态图现现 态态次次 态输态输 出出X=0X=10 00 0/00 1/00 10 1/01 0/01 01 0/01 1/11 11 1/00 0/0000110111/11/01/0X/Y1/00/00/00/00/03 时序电路功能的描述时序电路功能的描述(mio sh)方方法法 各种描述方式是可以各种描述方式是可以(ky)(ky)相互转换的相互转换的第5页/共149页第六页，共149页。4.4.时序时序(sh(sh x)x)图图 0001000101110 0 0 01 1

5、 1 1000111直观描述电路输入、输出信号及电路状态在时间直观描述电路输入、输出信号及电路状态在时间(shjin)(shjin)上上的对应关系的对应关系 由状态图画由状态图画(thu)(thu)时时序图序图3 时序电路时序电路功能的描述方法功能的描述方法第6页/共149页第七页，共149页。5.2 时序(sh x)逻辑电路的分析方法5.2.1 分析时序逻辑电路的一般(ybn)步骤5.2.2 同步时序(sh x)逻辑电路的分析*5.2.3 异步时序逻辑电路的分析第7页/共149页第八页，共149页。5.2.1 5.2.1 时序逻辑电路的分析时序逻辑电路的分析(fnx)(fnx)步骤步骤同步时

6、序电路的分析步骤：同步时序电路的分析步骤：同步时序电路的分析步骤：同步时序电路的分析步骤：1.1.确定电路的组成：确定电路的组成：确定电路的组成：确定电路的组成：确定电路的输入、输出信号、触发器的类型等。确定电路的输入、输出信号、触发器的类型等。确定电路的输入、输出信号、触发器的类型等。确定电路的输入、输出信号、触发器的类型等。2.2.由逻辑图求电路的时钟方程、驱动方程和输出方程；由逻辑图求电路的时钟方程、驱动方程和输出方程；由逻辑图求电路的时钟方程、驱动方程和输出方程；由逻辑图求电路的时钟方程、驱动方程和输出方程；3.3.将驱动方程代入触发器的特性方程，求出电路的状态将驱动方程代入触发器的特

7、性方程，求出电路的状态将驱动方程代入触发器的特性方程，求出电路的状态将驱动方程代入触发器的特性方程，求出电路的状态方程；方程；方程；方程；4.4.进行计算：由现态、输入进行计算：由现态、输入进行计算：由现态、输入进行计算：由现态、输入 次态、输出；次态、输出；次态、输出；次态、输出；5.5.列出状态转换列出状态转换列出状态转换列出状态转换(zhu(zhu nhun)nhun)表，画出状态转换表，画出状态转换表，画出状态转换表，画出状态转换(zhu(zhu nhun)nhun)图和时序图。图和时序图。图和时序图。图和时序图。6.6.确定电路的逻辑功能。确定电路的逻辑功能。确定电路的逻辑功能。确定

8、电路的逻辑功能。注意：注意：注意：注意：（1 1）初态的选取；）初态的选取；）初态的选取；）初态的选取；（2 2）输出是现态的函数；）输出是现态的函数；）输出是现态的函数；）输出是现态的函数；（3 3）注意触发沿。）注意触发沿。）注意触发沿。）注意触发沿。第8页/共149页第九页，共149页。电路图电路图时钟方程、时钟方程、驱动驱动(q dn)方程方程和输出方程和输出方程状态方程状态方程状态图、状状态图、状态表或时序态表或时序(sh x)图图判断判断(pndun)电电路逻辑功能路逻辑功能1235基本分析步骤（图示）：基本分析步骤（图示）：基本分析步骤（图示）：基本分析步骤（图示）：计算计算4第

9、9页/共149页第十页，共149页。5.2.2 5.2.2 同步同步(tngb)(tngb)时序逻辑电路的分析举例时序逻辑电路的分析举例例例1 1 试分析试分析(fnx)(fnx)如图所示时序电路的逻辑功能。如图所示时序电路的逻辑功能。Y Y与输入与输入X X无关，电路无关，电路(dinl)(dinl)是莫尔型同步时序电路是莫尔型同步时序电路(dinl)(dinl)。解：解：1.1.了解电路组成了解电路组成。输入信号输入信号输输出出信信号号1JC11K1JC11KJ2=K2=X Q1 J1=K1=13.3.求出电路状态方程求出电路状态方程。Y=Q2Q1 2.2.写出各触发器的驱动方程和输出方程

10、写出各触发器的驱动方程和输出方程。第10页/共149页第十一页，共149页。4.4.列出其状态列出其状态(zhungti)(zhungti)转换表，画出状态转换表，画出状态(zhungti)(zhungti)转换图和波形图。转换图和波形图。X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1Y=Q2nQ1n 状态状态(zhungti)转换转换表表5.2.2 同步(tngb)时序逻辑电路的分析举例第11页/共149页第十二页，共149页。状态图状态图 X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00

11、 1/01 10 0/11 0/14.列出其状态(zhungti)转换表，画出状态(zhungti)转换图和波形图。5.2.2 同步时序逻辑电路的分析(fnx)举例第12页/共149页第十三页，共149页。X=0X=10 00 1/01 1/00 11 0/00 0/01 01 1/00 1/01 10 0/11 0/1波形图可以根据波形图可以根据(gnj)状态转换表、状态转换图或方程状态转换表、状态转换图或方程画出。画出。4.列出其状态(zhungti)转换表，画出状态(zhungti)转换图和波形图。5.2.2 同步时序(sh x)逻辑电路的分析举例第13页/共149页第十四页，共149页

12、。5.5.确定确定(qudng)(qudng)逻辑功逻辑功能能X=0时时电路电路(dinl)功能：可逆计数器功能：可逆计数器 X=1时时Y可理解可理解(lji)为进位或借位端。为进位或借位端。电路进行加电路进行加1计数计数电路进行减电路进行减1计数计数。5.2.2 同步时序逻辑电路的分析举例第14页/共149页第十五页，共149页。分析下图所示同步时序逻辑分析下图所示同步时序逻辑(lu j)(lu j)电路，试画出在电路，试画出在CPCP时钟脉冲信号作用时钟脉冲信号作用下，电路下，电路L1L4L1L4的波形图，并确定电路逻辑的波形图，并确定电路逻辑(lu j)(lu j)功能。（设各触发器功能

13、。（设各触发器初态均为初态均为0 0）1JC11K解：解：1.1.了解电路了解电路(dinl)(dinl)组成。组成。输输入入信信号号输输出出信信号号1JC11K1JC11K2.2.写出各触发器写出各触发器的驱动的驱动(q dn)(q dn)方程。方程。输出与输入无关输出与输入无关 例例2 2莫尔型同步时序电路。莫尔型同步时序电路。5.2.2 同步时序逻辑电路的分析举例第15页/共149页第十六页，共149页。3.3.求出电路求出电路(dinl)(dinl)状态方程状态方程 5.2.2 同步时序逻辑电路(lu j din l)的分析举例第16页/共149页第十七页，共149页。4.4.求输出求

14、输出(shch)(shch)方程方程 5.2.2 同步时序逻辑电路(lu j din l)的分析举例第17页/共149页第十八页，共149页。5.5.列出其状态列出其状态(zhungti)(zhungti)转换表，画出状态转换表，画出状态(zhungti)(zhungti)转换图和波形图转换图和波形图 现 态次态/输出信号000 0 0 1 /1 1 1 0001 0 1 0 /1 1 0 1010 0 1 1 /1 0 1 1011 1 0 0 /0 1 1 1100 0 0 0 /1 1 1 0101 0 1 1 /1 1 0 1110 0 1 0 /1 0 1 1111 0 0 1 /0

15、 1 1 1状态状态(zhungti)(zhungti)转换表转换表 5.2.2 同步时序(sh x)逻辑电路的分析举例第18页/共149页第十九页，共149页。画出状态图画出状态图 现 态次态/输出信号000 0 0 1 /1 1 1 0001 0 1 0 /1 1 0 1010 0 1 1 /1 0 1 1011 1 0 0 /0 1 1 1100 0 0 0 /1 1 1 0101 0 1 1 /1 1 0 1110 0 1 0 /1 0 1 1111 0 0 1 /0 1 1 1波形图（略）波形图（略）5.5.列出其状态列出其状态(zhungti)(zhungti)转换表，画出状态转换

16、表，画出状态(zhungti)(zhungti)转换图和波形图转换图和波形图5.2.2 同步(tngb)时序逻辑电路的分析举例第19页/共149页第二十页，共149页。6.6.电路自启动能力电路自启动能力(nngl)(nngl)的确定的确定 本电路本电路(dinl)(dinl)具有自启动能力。具有自启动能力。5.2.2 同步(tngb)时序逻辑电路的分析举例第20页/共149页第二十一页，共149页。*5.2.3 *5.2.3 异步时序逻辑电路的分析异步时序逻辑电路的分析(fnx)(fnx)举例举例1.1.异步时序异步时序(sh x)(sh x)逻辑电路的分析方法：逻辑电路的分析方法：与同步时

17、序逻辑电路分析方法相似，但要特别注意与同步时序逻辑电路分析方法相似，但要特别注意各触发器的时钟各触发器的时钟(shzhng)(shzhng)信号状态，注意状态方程的有效条件。信号状态，注意状态方程的有效条件。时钟方程时钟方程 触发器的驱动方程；触发器的驱动方程；电路输出方程。电路输出方程。(1)(1)列出电路方程列出电路方程(2)(2)求电路状态方求电路状态方程程(3)(3)进行计算，列出状态转换表或画出状态图进行计算，列出状态转换表或画出状态图 和波形图和波形图.将驱动方程代入相应触发器的特性方程，将驱动方程代入相应触发器的特性方程，求出电路状态方程。求出电路状态方程。触发器时钟信号逻辑表达

18、式触发器时钟信号逻辑表达式；分析步骤分析步骤:第21页/共149页第二十二页，共149页。例例1 1分析分析(fnx)(fnx)举例举例:解：解：(1)写出电路写出电路(dinl)方程式方程式 时钟时钟(shzhng)(shzhng)方程方程输出方程输出方程驱动方程驱动方程 CPCP0 0=CP,=CP,CPCP1 1=Q=Q0 0 ，(2)(2)求电路状态方程求电路状态方程 (CP(CP由由0101时此式有效时此式有效)(Q Q0 0由由0101时此式有效时此式有效)如有时钟脉冲触发信号时，触发器状态变化；如有时钟脉冲触发信号时，触发器状态变化；如无时钟脉冲触发信号时，触发器状态不变；如无时

19、钟脉冲触发信号时，触发器状态不变；5.2.3 异步时序逻辑电路的分析举例第22页/共149页第二十三页，共149页。(3)(3)列状态表、画状态图和时序列状态表、画状态图和时序(sh x)(sh x)图图 0 0/00100 1/0011 0/10111 1/000CP1 CP0 例例15.2.3 异步时序(sh x)逻辑电路的分析举例第23页/共149页第二十四页，共149页。(4)(4)逻辑逻辑(lu j)(lu j)功能分析功能分析 由状态图和时序图可知，此电路是一个异步四进制减法由状态图和时序图可知，此电路是一个异步四进制减法计数器，计数器，Z 是借位信号。也可把该电路看作一个序列信号

20、发是借位信号。也可把该电路看作一个序列信号发生器。输出生器。输出(shch)序列脉冲信号序列脉冲信号Z的重复周期为的重复周期为 4TCP，脉宽为脉宽为 1TCP。5.2.3 异步时序逻辑电路的分析(fnx)举例第24页/共149页第二十五页，共149页。设计步骤：设计步骤：1 1）逻辑抽象：求状态转换表和（或）状态转换图）逻辑抽象：求状态转换表和（或）状态转换图 a.a.分分析析给给定定的的逻逻辑辑问问题题,确确定定输输入入变变量量、输输出出变变量量以以及电路的状态数；及电路的状态数；b.b.定定义义输输入入、输输出出变变量量和和状状态态的的含含义义，并并将将状状态态顺顺序序编号；编号；c.c

21、.按按照照题题意意列列出出电电路路的的状状态态转转换换表表或或画画出出电电路路的的状状态态转换图。转换图。2 2）状态化简：合并等价）状态化简：合并等价(dngji)(dngji)状态状态 若若两两个个电电路路状状态态在在相相同同的的输输入入下下有有相相同同的的输输出出，并并且且转转换换到到同同样样一一个个次次态态。则则称称这这两两个个状状态态为为等等价价(dngji)(dngji)状状态态。显显然然等等价价(dngji)(dngji)状状态态是是重重复复的的，可以合并为一个。可以合并为一个。5.3 时序时序(sh x)逻辑电路的设逻辑电路的设计方法计方法5.3.1 同步(tngb)时序逻辑电

22、路的设计第25页/共149页第二十六页，共149页。3 3）状态分配（状态编码）：）状态分配（状态编码）：用代码表示电路的状态的过程。用代码表示电路的状态的过程。首首先先，需需要要确确定定代代码码的的位位数数n n。因因为为n n位位代代码码共共有有2n2n种种状状态态组组合合，所所以以为为获获得得时时序序电电路路所所需需的的M M个个状状态态，必须取必须取 2n-1 2n-1M2n M2n 4 4）选选定定触触发发器器的的类类型型，求求出出电电路路的的状状态态方方程程(fngchng)(fngchng)、驱驱动动方方程程(fngchng)(fngchng)和和输输出出方方程程(fngchng

23、)(fngchng)；5 5）根根 据据 驱驱 动动 方方 程程(fngchng)(fngchng)和和 输输 出出 方方 程程(fngchng)(fngchng)画出电路图；画出电路图；6 6）检查设计的电路能否自启动。）检查设计的电路能否自启动。第26页/共149页第二十七页，共149页。设计设计(shj)要要求求原始原始(yunsh)状态状态图图最简状最简状态图态图画电画电路图路图检查检查(jinch)电路电路能否自能否自启动启动1246同步时序逻辑电路的设计方法（续）同步时序逻辑电路的设计方法（续）时序电路的设计步骤：时序电路的设计步骤：时序电路的设计步骤：时序电路的设计步骤：选触发器

24、，求时钟、选触发器，求时钟、输出、状态、驱动输出、状态、驱动方程方程5状态状态分配分配3化简第27页/共149页第二十八页，共149页。例例例例1 11建立建立(jinl)原始原始状态图状态图设计一个按自然态序变化的7进制同步加法计数器，计数规则为逢七进一，产生一个进位(jnwi)输出。状态状态(zhungti)化简化简2状态分配状态分配3已经最简。已是二进制状态。第28页/共149页第二十九页，共149页。求方程式的方法求方程式的方法(fngf)状态图状态图集成集成(j chn)卡诺图卡诺图次态次态卡诺图卡诺图输出输出(shch)卡诺图卡诺图状态方程状态方程输出方程输出方程驱动方程驱动方程第

25、29页/共149页第三十页，共149页。4选触发器，求时钟选触发器，求时钟(shzhng)、输出、状态、驱、输出、状态、驱动方程动方程因需用3位二进制代码，选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示。由于(yuy)要求采用同步方案，故时钟方程为：输出(shch)方程：第30页/共149页第三十一页，共149页。状状状状态态态态方方方方程程程程不化简，以便使之与JK触发器的特性方程的形式(xngsh)一致。第31页/共149页第三十二页，共149页。比较(bjio)，得驱动方程：电电路路图图5第32页/共149页第三十三页，共149页。检查电路检查电路(dinl)能否能

26、否自启动自启动6将无效(wxio)状态111代入状态方程计算：可见(kjin)111的次态为有效状态000，电路能够自启动。第33页/共149页第三十四页，共149页。设计一个串行数据检测电路，当连续(linx)输入3个或3个以上1时，电路的输出为1，其它情况下输出为0。例如：输入X101100111011110输出Y000000001000110例例例例2 21建立建立(jinl)原原始状态图始状态图S0S1S2S3设电路(dinl)开始处于初始状态为S0。第一次输入1时，由状态S0转入状态S1，并输出0；1/0X/Y若继续输入1，由状态S1转入状态S2，并输出0；1/0如果仍接着输入1，由

27、状态S2转入状态S3，并输出1；1/1此后若继续输入1，电路仍停留在状态S3，并输出1。1/1电路无论处在什么状态，只要输入0，都应回到初始状态，并输出0，以便重新计数。0/00/00/00/0第34页/共149页第三十五页，共149页。原始状态图中，凡是在输入相同时，输出相同、要转换到的次态也相同的状态，称为等价状态。状态化简就是将多个等价状态合并成一个状态，把多余的状态都去掉，从而(cng r)得到最简的状态图。状态状态(zhungti)化简化简2状态状态(zhungti)分配分配3所得原始状态图中，状态S2和S3等价。因为它们在输入为1时输出都为1，且都转换到次态S3；在输入为0时输出都

28、为0，且都转换到次态S0。所以它们可以合并为一个状态，合并后的状态用S2表示。S0=00S1=01S2=10第35页/共149页第三十六页，共149页。4选触发器，求时钟、输出、状态、驱动选触发器，求时钟、输出、状态、驱动(q dn)方程方程选用2个CP下降沿触发的JK触发器，分别用FF0、FF1表示。采用(ciyng)同步方案，即取：输出(shch)方程状态方程第36页/共149页第三十七页，共149页。比较(bjio)，得驱动方程：电电路路图图5检查检查(jinch)电路能否电路能否自启动自启动6将无效状态11代入输出方程(fngchng)和状态方程(fngchng)计算：电路能够自启动。

29、第37页/共149页第三十八页，共149页。解：据题意可直接解：据题意可直接(zhji)由波形图画出该电路状由波形图画出该电路状态图态图状态已简化状态已简化(jinhu)(jinhu)、已分配、已分配选择选择3 3个上升个上升(shngshng)(shngshng)沿触发的沿触发的JKJK触发器触发器例例3 3：试按下图所示的时序关系设计一个同步时序电路试按下图所示的时序关系设计一个同步时序电路确定触发器的类型和个数确定触发器的类型和个数同步时序逻辑电路设计举例第38页/共149页第三十九页，共149页。写出电路写出电路(dinl)(dinl)的状态方程、驱动方程和输出方程的状态方程、驱动方程

30、和输出方程求状态方程：求状态方程：Q2nQ1nQ0nQ2n+1Q1n+1Q0n+1 Y00000100010100010011001110001000001例例3:同步时序逻辑电路(lu j din l)设计举例第39页/共149页第四十页，共149页。求驱动方程求驱动方程(fngchng)(fngchng)、输出方程输出方程(fngchng)(fngchng)：K0=1J1=Q0n画出逻辑图画出逻辑图 K2=1K1=Q0n例例3:3:同步时序(sh x)逻辑电路设计举例第40页/共149页第四十一页，共149页。（4 4）检查）检查(jinch)(jinch)自启动能力自启动能力Q2nQ1n

31、Q0nQ2n+1Q1n+1Q0n+1 Y00000100010100010011001110001000001无效无效(wxio)(wxio)状态状态 101010111001011110001修改输出修改输出(shch)(shch)方程：方程：电路的输出电路的输出Y有错！有错！000例例3:3:同步时序逻辑电路设计举例第41页/共149页第四十二页，共149页。（4 4）完整）完整(wnzhng)(wnzhng)的状态图的状态图电路具备电路具备(jbi)(jbi)自启动能力自启动能力 例例3:3:同步时序逻辑电路设计(shj)举例第42页/共149页第四十三页，共149页。修改修改(xigi

32、)(xigi)后的逻辑图后的逻辑图例例3:3:同步时序逻辑电路(lu j din l)设计举例第43页/共149页第四十四页，共149页。5.3.2 5.3.2 异步时序电路的设计异步时序电路的设计(shj)(shj)n n基本设计步骤基本设计步骤(bzhu)(bzhu)与同步时序电路与同步时序电路相同。相同。n n选取时钟信号的方法：通过时序图确定。选取时钟信号的方法：通过时序图确定。n n选取时钟信号的原则：选取时钟信号的原则：n n在触发器状态需要变化时应该有时钟脉在触发器状态需要变化时应该有时钟脉冲；冲；n n在触发器状态不需要变化时时钟脉冲的在触发器状态不需要变化时时钟脉冲的个数越少

33、越好。个数越少越好。第44页/共149页第四十五页，共149页。例例4设计一个(y)异步时序电路，要求如右图所示状态图。4选触发器，求时钟、输出、状态、驱动选触发器，求时钟、输出、状态、驱动(q dn)方程方程选用3个CP上升沿触发(chf)的D触发(chf)器，分别用FF0、FF1、FF2表示。输出方程第45页/共149页第四十六页，共149页。次态卡诺图时钟(shzhng)方程：FF0每输入一个(y)CP翻转一次，只能选CP。选择时钟脉冲的一个基选择时钟脉冲的一个基选择时钟脉冲的一个基选择时钟脉冲的一个基本本本本(jbn)(jbn)原则：在满原则：在满原则：在满原则：在满足翻转要求的条件下

34、，足翻转要求的条件下，足翻转要求的条件下，足翻转要求的条件下，触发沿越少越好。触发沿越少越好。触发沿越少越好。触发沿越少越好。FF1在t2、t4时刻翻转，可选Q0。FF2在t4、t6时刻翻转，可选Q0。第46页/共149页第四十七页，共149页。第47页/共149页第四十八页，共149页。电电路路图图5检查检查(jinch)电路能否电路能否自启动自启动6将无效状态110、111代入输出方程(fngchng)和状态方程(fngchng)计算：电路(dinl)能够自启动。特性方程：第48页/共149页第四十九页，共149页。内容回顾内容回顾(hug)：移位寄存器型计数器移位寄存器型计数器反馈反馈(

35、fnku)逻辑：逻辑：D0=Q3此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输此种环形计数器时不能自启动的。为确保它能正常工作，必须首先通过串行输入入(shr)端或并行输入端或并行输入(shr)端将电路置成有效循环中的某个状态，然后再端将电路置成有效循环中的某个状态，然后再开始计数。开始计数。环形计数器环形计数器状态转换图：状态转换图：第49页/共149页第五十页，共149页。能自启动的环形能自启动的环形(hun xn)计数器计数器电路电路状态方程：状态方程：Q0n+1=Q0+Q1+Q2 Q1n+1=Q0 Q2n+1=Q1 Q3n+1=Q2通过在输出与输通过在输出与输入之

36、间接入适当入之间接入适当的反馈逻辑电路，的反馈逻辑电路，可以可以(ky)将不将不能自启动的电路能自启动的电路修改为能够自启修改为能够自启动的电路。动的电路。第50页/共149页第五十一页，共149页。2扭环形扭环形(hun xn)计数器计数器有效(yuxio)循环无效(wxio)循环若将反馈逻辑函数若将反馈逻辑函数取为：取为：D0=Qn-1则则得到扭环形计数得到扭环形计数器，也称为约翰器，也称为约翰逊计数器。逊计数器。显然，图中所示的显然，图中所示的扭环形计数器不能扭环形计数器不能自启动。自启动。用用n位移位寄存器构成的扭环形计数器可以得到含位移位寄存器构成的扭环形计数器可以得到含2n个有效状

37、态的循环，个有效状态的循环，状态利用率较环形计数器提高了一倍。从状态循环图中可看到由于状态利用率较环形计数器提高了一倍。从状态循环图中可看到由于电路在每次状态转换时只有一位触发器改变状态，因而在将电路状电路在每次状态转换时只有一位触发器改变状态，因而在将电路状态译码时不会产生竞争冒险现象。态译码时不会产生竞争冒险现象。第51页/共149页第五十二页，共149页。能自启动的扭环形能自启动的扭环形(hun xn)计数器电路计数器电路令D0=Q1Q2+Q3第52页/共149页第五十三页，共149页。5.3.3 时序逻辑电路的自启动设计时序逻辑电路的自启动设计基本原理：修改卡诺图化简方案的方法使电路具

38、有自启动功能基本原理：修改卡诺图化简方案的方法使电路具有自启动功能(gngnng)。例例5.设计一个七进制计数器，要求它能够自启动。设计一个七进制计数器，要求它能够自启动。已知该计数器的状态转换图及状态编码如下图：已知该计数器的状态转换图及状态编码如下图：按照按照(nzho)卡诺图卡诺图化简的最简要求可得化简的最简要求可得到方程：到方程：Q1n+1=Q2 Q3 Q2n+1=Q1 Q3n+1=Q2第53页/共149页第五十四页，共149页。实际上，包括在圈里的任意项取为实际上，包括在圈里的任意项取为1，而在圈外的任意项取为，而在圈外的任意项取为0。即。即无效状态的次态已被指定无效状态的次态已被指

39、定(zhdng)。若这个指定。若这个指定(zhdng)的次态的次态属于有效循环中的状态，电路可以自启动；反之则不可以自启动。属于有效循环中的状态，电路可以自启动；反之则不可以自启动。后者可以通过修改指定后者可以通过修改指定(zhdng)状态（即改变方程的化简方式）使状态（即改变方程的化简方式）使其具备自启动功能。其具备自启动功能。为使电路能够自启动，可将为使电路能够自启动，可将000的次态指定的次态指定(zhdng)为一个有效状为一个有效状态：态：010得到修改过的状态方程为：得到修改过的状态方程为：Q1n+1=Q2 Q3 Q2n+1=Q1+Q2 Q3 Q3n+1=Q2第54页/共149页第五

40、十五页，共149页。修改修改(xigi)后的电路状态转换图如下：后的电路状态转换图如下：例例6.设计一个能自启动的设计一个能自启动的3位环形计数器。要求位环形计数器。要求(yoqi)它的有效它的有效循环状态为循环状态为100010 001 100电路电路(dinl)的的状态转换图状态转换图和次态卡诺和次态卡诺图如右图：图如右图：第55页/共149页第五十六页，共149页。按照按照(nzho)常规化简得：常规化简得：Q1n+1=Q3 Q2n+1=Q1 Q3n+1=Q2以上设计的电路不能自启动以上设计的电路不能自启动为保持移位寄存器内部结构不变，只允许修改为保持移位寄存器内部结构不变，只允许修改(

41、xigi)第一位触发第一位触发器的输入。所以修改器的输入。所以修改(xigi)Q1,得到修改得到修改(xigi)后的次态卡诺图后的次态卡诺图如下：如下：修改后的状态方程如下：修改后的状态方程如下：Q1n+1=Q1 Q2 Q2n+1=Q1 Q3n+1=Q2第56页/共149页第五十七页，共149页。若选用若选用D触发器构造此计数器，驱动触发器构造此计数器，驱动(q dn)方程为：方程为：D1=Q1n+1=Q1 Q2=Q1+Q2 D2=Q2n+1=Q1 D3=Q3n+1=Q2逻辑图如下：逻辑图如下：第57页/共149页第五十八页，共149页。本节小结(xioji)：时序电路的设计时序电路的设计(s

42、hj)(shj)，在画出状态，在画出状态图后，其余就是由状态图到逻辑图的转换。图后，其余就是由状态图到逻辑图的转换。第58页/共149页第五十九页，共149页。5.4 5.4 若干常用若干常用(chn yn)(chn yn)时序逻时序逻辑电路及应用辑电路及应用 5.4.1 寄存器和移位寄存器 5.4.2 计数器*5.4.3 顺序脉冲(michng)发生器和序列信号发生器第59页/共149页第六十页，共149页。在数字电路中，用来存放二进制数据(shj)或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个(y)触发器可以存储1位二进制代码，存放n位二进制代码的寄存器，需用n

43、个触发器来构成。按照功能(gngnng)的不同，可将寄存器分为基本寄存器和移位寄存器两大类。5.4.1 寄存器寄存器5.4.1.1 基本寄存器基本寄存器第60页/共149页第六十一页，共149页。一、单拍工作方式一、单拍工作方式(fngsh)(fngsh)基基本寄存器本寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行(bngxng)数据输入端的数据D0D3，就立即被送入进寄存器中，即有：第61页/共149页第六十二页，共149页。二、双拍工作二、双拍工作(gngzu)(gngzu)方式基方式基本寄存器本寄存器（1）清零。CR=0，异步清零。即有：（2）送数。CR

44、=1时，CP上升沿送数。即有：（3）保持。在CR=1、CP上升沿以外时间，寄存器内容将保持不变。第62页/共149页第六十三页，共149页。三、集成三、集成(j chn(j chn)寄存器举例：寄存器举例：74LS17574LS175特点：特点：四位数码四位数码(shm)寄存器寄存器 由维持阻塞由维持阻塞D触发器构成触发器构成 附加控制功能附加控制功能异步清零异步清零注注:有的寄存器还具有三态控制有的寄存器还具有三态控制(kngzh)(kngzh)、保持控制、保持控制(kngzh)(kngzh)等功能。等功能。（如（如CC4076CC4076）其框图和功能表分别见图其框图和功能表分别见图5.2

45、3（P194）和表）和表5.5（P194）第63页/共149页第六十四页，共149页。Q0 Q1 Q2 Q3CP 74LS175 Rd D0 D1 D2 D3寄存寄存(jcn)数据输数据输出端出端并行数据并行数据(shj)输入端输入端 送数脉冲送数脉冲(michng)端端异步（直接）清零端异步（直接）清零端 第64页/共149页第六十五页，共149页。并行送数1Q3Q2Q1Q0=0000直接清零0说 明功 能CPRd74LS175功能表及说明功能表及说明(shumng)第65页/共149页第六十六页，共149页。四、锁存器四、锁存器n n控制(kngzh)方式：电平控制(kngzh)；n n举

46、例：74116第66页/共149页第六十七页，共149页。寄存数据寄存数据(shj)输输出端出端并行数据并行数据(shj)输入端输入端 送数电平送数电平(din pn)端端异步（直接）清零端异步（直接）清零端 Q0 Q1 Q2 Q3 74LS116 Rd D0 D1 D2 D3第67页/共149页第六十八页，共149页。保 持 11并行送数 01Qi=0直接清零 0说 明功 能74LS116功能表及说明功能表及说明(shumng)第68页/共149页第六十九页，共149页。1.移位寄存器的逻辑功能：移位寄存器的逻辑功能：既能寄存数码既能寄存数码(shm)，又能，又能在时钟脉冲的作用下使数码在时

47、钟脉冲的作用下使数码(shm)向高位或向低位移动向高位或向低位移动.按移动按移动(ydng)方式方式分分单向单向(dn xin)移位寄存移位寄存器器双向双向移位寄存器移位寄存器左左移位寄存器移位寄存器右右移位寄存器移位寄存器2.移位寄存器的逻辑功能分类移位寄存器的逻辑功能分类可实现：并入并出、并入串出、串入并出、串入串出可实现：并入并出、并入串出、串入并出、串入串出5.4.1.2 移位寄存器第69页/共149页第七十页，共149页。一、单向一、单向(dn xin)(dn xin)移位寄存移位寄存器器并行(bngxng)输出4位右移(yu y)移位寄存器时钟方程：驱动方程：状态方程：第70页/共

48、149页第七十一页，共149页。第71页/共149页第七十二页，共149页。并行(bngxng)输出4位左移移位(y wi)寄存器时钟(shzhng)方程：驱动方程：状态方程：第72页/共149页第七十三页，共149页。第73页/共149页第七十四页，共149页。单向移位寄存器具有以下主要特点：单向移位寄存器具有以下主要特点：（1）单单向向移移位位寄寄存存器器中中的的数数码码，在在CP脉脉冲冲操作下，可以依次右移或左移。操作下，可以依次右移或左移。（2）可实现）可实现(shxin)串并行转换。串并行转换。第74页/共149页第七十五页，共149页。二、双向移位二、双向移位(y wi)(y wi

49、)寄存寄存器器M=0时右移(yu y)M=1时左移第75页/共149页第七十六页，共149页。集成集成(j(j chn)chn)双向移双向移位寄存位寄存器器74LS19474LS194第76页/共149页第七十七页，共149页。三、三、移位移位(y wi)寄存器的应用寄存器的应用1.移位移位(y wi)寄存器的功能扩展寄存器的功能扩展例例1 8位双向移位位双向移位(y wi)寄存器寄存器用两片用两片74LS194接成接成8位双向移位寄存器位双向移位寄存器:第77页/共149页第七十八页，共149页。移位移位(y wi)寄存器的应用寄存器的应用(续）续）2.2.环形环形(hun xn)(hun

50、xn)计数器计数器结构结构结构结构(jigu)(jigu)特点特点特点特点即将FFn-1的输出Qn-1接到FF0的输入端D0。工工工工作作作作原原原原理理理理根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端，将轮流地出现矩形脉冲。但是基本环形计数器不能自启动。第78页/共149页第七十九页，共149页。基本基本(jbn)(jbn)环形计数器的状态图环形计数器的状态图0Q31000Q0100Q2Q001010001110001100011100111100111101111011