逻辑代数基础与组合逻辑电路优秀PPT.ppt

《逻辑代数基础与组合逻辑电路优秀PPT.ppt》由会员分享，可在线阅读，更多相关《逻辑代数基础与组合逻辑电路优秀PPT.ppt（74页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、逻辑代数基础与组合逻辑电路第一页，本课件共有74页【知识要求】【知识要求】掌握数制与各进制之间的相互转化；掌握数制与各进制之间的相互转化；了解编码的常见的几种形式；了解编码的常见的几种形式；掌握基本逻辑运算与组合逻辑运算；掌握基本逻辑运算与组合逻辑运算；掌握逻辑运算的化简；掌握逻辑运算的化简；了解常见的逻辑门电路；了解常见的逻辑门电路；能够进行组合逻辑电路的分析与设计；能够进行组合逻辑电路的分析与设计；了解编码器、译码器的工作原理。了解编码器、译码器的工作原理。第二页，本课件共有74页具备数字集成块的识别能力；具备数字集成块的识别能力；具有常用测量仪表的使用能力；具有常用测量仪表的使用能力；具

2、备线路板元件插装和焊接能力。具备线路板元件插装和焊接能力。【能力要求】【能力要求】第三页，本课件共有74页11.111.1数制与编码数制与编码11.1.1数字信号数字信号数字信号数字信号：时间上和数值上均是离散的信号。：时间上和数值上均是离散的信号。负逻辑负逻辑：低电平为逻辑：低电平为逻辑1，高电平为逻辑，高电平为逻辑0。模拟信号模拟信号：时间连续、数值也连续的信号。：时间连续、数值也连续的信号。正逻辑正逻辑：高电平为逻辑：高电平为逻辑1，低电平为逻辑，低电平为逻辑0。第四页，本课件共有74页十进制十进制：有：有0 0、1 1、2 2、3 3、4 4、5 5、6 6、7 7、8 8、9 9十个

3、数十个数码，进位规律是码，进位规律是逢十进一逢十进一。1.常用的几种进制常用的几种进制Di第第i位上的位上的数码，即数码，即09中的任一个数中的任一个数10进位基进位基数数10i第第i位位的权的权11.1.2数制数制第五页，本课件共有74页二进制二进制：只有：只有0和和1两个数码，进位规律是两个数码，进位规律是逢二进逢二进一一。Ki第第i位上的位上的数码，即数码，即0、1中的任一个数中的任一个数2进位基进位基数数2i第第i位的位的权权第六页，本课件共有74页 八八进进制制：有有0、1、2、3、4、5、6、7八八个个数数码码，进位规律是进位规律是逢八进一逢八进一。十六进制十六进制：有：有0、1、

4、2、3、4、5、6、7、8、9和和A、B、C、D、E、F十六个数码。进位规律是按十六个数码。进位规律是按逢十逢十六进一六进一。第七页，本课件共有74页（1）各种进制转换成十进制）各种进制转换成十进制 按权展开，求出各加权系数的和，就得到按权展开，求出各加权系数的和，就得到相应进制的十进制数。相应进制的十进制数。2.不同数制间的转换不同数制间的转换(11010.011)2124123022121020021122123（26.375）10(4C2)164162121612160（1218）10第八页，本课件共有74页（2）十进制转换为二进制）十进制转换为二进制 十十进进制制整整数数转转换换为为二

5、二进进制制整整数数采采用用“除除基基数数、取取余余法法、逆逆排排序序”法法。即即将将整整数数部部分分逐逐次次除除2，依依次次记记下下余余数数，直直到到商商为为零零，第第一一个个余余数数为为二二进进制制的的最低位，最后一个余数为最高位。最低位，最后一个余数为最高位。十进制十进制小数小数转换为二进制小数转换为二进制小数采用采用“乘基数、乘基数、取整法、顺排序取整法、顺排序”法法。即将小数部分。即将小数部分逐次逐次乘乘2 2，取乘得结果的整数部分为二进制数的各位。依次取乘得结果的整数部分为二进制数的各位。依次类推，直至小数部分为类推，直至小数部分为0 0或达到要求精度。或达到要求精度。第九页，本课件

6、共有74页如将十进制数如将十进制数(107.625)10转换成二进制数。转换成二进制数。（107.625）10=（1101011.101）B 10725321126201321620321121 0.62521.25 1 0.2520.50 0 0.521.00 1 第十页，本课件共有74页（3）二进制与八进制、十六进制间相互转换）二进制与八进制、十六进制间相互转换 二进制数化为十六进制数二进制数化为十六进制数 从从二二进进制制的的小小数数点点开开始始，分分别别向向左左、右右按按4位位分分组组，最最后后不不满满4位位的的，用用0补补。将将每每组组用用对对应应的的十十六进制数代替，就是等值的十六

7、进制数。六进制数代替，就是等值的十六进制数。二进制数转换为八进制数二进制数转换为八进制数 从二进制的小数点开始，分别向左、右按从二进制的小数点开始，分别向左、右按3位分组位分组，最后不满，最后不满3位的，用位的，用0补。再将每组的补。再将每组的3位二位二进制数转换成一位八进制即可。进制数转换成一位八进制即可。第十一页，本课件共有74页（11100101.11101011)2（011 100 101.111 010 110)2（345.726)8（10011111011.111011)2（0100 1111 1011.1110 1100)2（4FB.EC)16 第十二页，本课件共有74页11.1

8、.3 二进制代码二进制代码 将将若若干干个个二二进进制制数数码码0和和1按按一一定定规规则则排排列列起起来来表表示示某某种种特特定定含含义义的的代代码码，称称为为二二进进制制代代码，或称二进制编码码，或称二进制编码。BCD码码：用用二二进进制制代代码码来来表表示示十十进进制制的的09十个数。十个数。常常见见的的有有8421码码、5421码码、2421码码、余余3码码、格格雷雷码等。码等。第十三页，本课件共有74页 十十进进制数制数有有 权权 码码无无权码权码84218421码码54215421码码2421(A)2421(A)码码2421(B)2421(B)码码余余3 3码码0 01 12 23

9、 34 45 56 67 78 89 90000000000010001001000100011001101000100010101010110011001110111100010001001100100000000000100010010001000110011010001001000100010011001101010101011101111001100000000000001000100100010001100110100010001010101011001100111011111101110111111110000000000010001001000100011001101000100

10、101110111100110011011101111011101111111100110011010001000101010101100110011101111000100010011001101010101011101111001100第十四页，本课件共有74页十十进进制数制数格雷格雷码码十十进进制数制数格雷格雷码码0 01 12 23 34 45 56 67 700000000000100010011001100100010011001100111011101100110010001008 89 9101011111212131314141515110111011111111111101

11、1101010101010101010101110111001100110001000第十五页，本课件共有74页11.2 11.2 基本逻辑运算基本逻辑运算逻辑关系：逻辑关系：是指某事物的条件（或原因）与结果之是指某事物的条件（或原因）与结果之间的关系。间的关系。12.1.1基本逻辑运算基本逻辑运算 1.与运算与运算 只有当决定一件事情的条件全部具备之后，只有当决定一件事情的条件全部具备之后，这件事情才会发生。我们把这种因果关系称为与这件事情才会发生。我们把这种因果关系称为与逻辑。逻辑。第十六页，本课件共有74页VAYBA B 不闭合不闭合 不闭合不闭合不亮不亮 Y 闭合闭合 不亮不亮 不闭合

12、不闭合 闭合闭合 亮亮 闭合闭合 闭合闭合 不亮不亮 不闭合不闭合A BY000000011111电路电路如果用二值逻辑如果用二值逻辑0和和1来表示，来表示，并设并设1表示开关闭合或灯亮；表示开关闭合或灯亮；0表示开关不闭合或灯不亮，得表示开关不闭合或灯不亮，得到的表格，称为逻辑真值表。到的表格，称为逻辑真值表。第十七页，本课件共有74页与运算规则为：输入有与运算规则为：输入有0，输出为，输出为0；输入全输入全1，输出为，输出为1。ABY符号符号逻辑函数表达式逻辑函数表达式 能实现与运算的电路称为能实现与运算的电路称为与门电路与门电路。第十八页，本课件共有74页 当决定一件事情的几个条件中，只

13、要有当决定一件事情的几个条件中，只要有一个或一个以上条件具备，这件事情就会发一个或一个以上条件具备，这件事情就会发生。我们把这种因果关系称为或逻辑。生。我们把这种因果关系称为或逻辑。2.或运算或运算VABY不闭合不闭合 不闭合不闭合不亮不亮Y闭合闭合亮亮不闭合不闭合闭合闭合亮亮闭合闭合闭合闭合亮亮不闭合不闭合AB电路电路第十九页，本课件共有74页ABY1A B000001111111Y符号符号逻辑函数表达式逻辑函数表达式 能实现或运算的电路称为或门电路。能实现或运算的电路称为或门电路。或运算规则为：输入有或运算规则为：输入有1，输出为，输出为1；输入全输入全0，输出为，输出为0。第二十页，本课

14、件共有74页 某事情发生与否，仅取决于一个条件，而且某事情发生与否，仅取决于一个条件，而且是对该条件的否定。即条件具备时事情不发生；是对该条件的否定。即条件具备时事情不发生；条件不具备时事情才发生。条件不具备时事情才发生。3.非运算非运算VAY闭合闭合不亮不亮Y亮亮不闭合不闭合A1 10 0Y1 10 0A逻辑函数表达式逻辑函数表达式 符号符号符号符号AY1能实现非运算的电路称为非门电路。能实现非运算的电路称为非门电路。第二十一页，本课件共有74页11.2.2其他逻辑运算其他逻辑运算1.与非运算与非运算2.或非运算或非运算Y10000A B0010111BAY1111A B1111Y00100

15、0A&BY第二十二页，本课件共有74页 3.与或非运算与或非运算A&B11C&DY1 1第二十三页，本课件共有74页3.异或运算和同或运算异或运算和同或运算 异或运算异或运算：当两个变量取值相同时，逻辑函数值：当两个变量取值相同时，逻辑函数值为为0；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为1。0A B00111101010YAB=1=1Y第二十四页，本课件共有74页 同或运算同或运算：当两个变量取值相同时，逻辑函数值：当两个变量取值相同时，逻辑函数值为为1；当两个变量取值不同时，逻辑函数值为；当两个变量取值不同时，逻辑函数值为0。0A B00101011011YA

16、B=1=1Y 第二十五页，本课件共有74页11.3 11.3 逻辑代数及化简逻辑代数及化简1.逻辑常量运算公式逻辑常量运算公式11.3.1逻辑代数的基本公式逻辑代数的基本公式 与运算与运算或运算或运算非运算非运算第二十六页，本课件共有74页2.逻辑变量、常量运算基本公式逻辑变量、常量运算基本公式 01律律互补律互补律重叠律重叠律交换律交换律第二十七页，本课件共有74页结合律结合律分配律分配律反演律反演律第二十八页，本课件共有74页吸收律吸收律对合律对合律第二十九页，本课件共有74页【例例11-1】证明证明证证第三十页，本课件共有74页 对对于于任任一一个个含含有有变变量量A的的逻逻辑辑等等式式

17、，可可以以将将等等式式两两边边的的所所有有变变量量A用用同同一一个个逻逻辑辑函函数数替替代代，替替代代后后等式仍然成立。这个规则称为代入规则。等式仍然成立。这个规则称为代入规则。1.代入规则代入规则11.3.2逻辑代数的基本规则逻辑代数的基本规则 第三十一页，本课件共有74页 对对任任何何一一个个逻逻辑辑函函数数式式，如如果果将将式式中中所所有有的的“”换换成成“+”，“+”换换成成“”，“0”换换成成“1”，“1”换换成成“0”，原原变变量量换换成成反反变变量量，反反变变量量换换成成原原变变量量，则则得得逻逻辑辑函数的反函数。这种变换原则称为反演规则。函数的反函数。这种变换原则称为反演规则。

18、2.反演规则反演规则（1）保持变换前后的运算优先顺序）保持变换前后的运算优先顺序不变。不变。（2）规则中的反变量换成原变量只）规则中的反变量换成原变量只对单个变量有效。对单个变量有效。注意注意第三十二页，本课件共有74页 对对任任何何一一个个逻逻辑辑函函数数式式,如如果果把把式式中中的的所所有有 的的“”换换 成成“+”，“+”换换 成成“”，“0 0”换换成成“1 1”，“1 1”换换成成“0 0”，这这样样就就得得到到一一个个新新的的逻逻辑辑函函数数式式，则则新新函函数数式式和和函函数数式式原是互为对偶式。这种变换原则称为对偶规则。原是互为对偶式。这种变换原则称为对偶规则。3.对偶规则对偶

19、规则保持变换前后的运算优先顺序不变。保持变换前后的运算优先顺序不变。注意注意第三十三页，本课件共有74页最简与或式的标准最简与或式的标准l逻辑函数式中的乘积项逻辑函数式中的乘积项(与项与项)的个数最少；的个数最少；l每个乘积项中的变量数最少。每个乘积项中的变量数最少。11.3.3逻辑表达式的化简逻辑表达式的化简 运用基本公式运用基本公式将两项合并为一项，同时消去一个变量。将两项合并为一项，同时消去一个变量。并项法并项法第三十四页，本课件共有74页吸收法吸收法运用吸收律运用吸收律 消去多余的与项。消去多余的与项。运用吸收律运用吸收律消去多余因子。消去多余因子。消去法消去法第三十五页，本课件共有7

20、4页配项法配项法或加入零项或加入零项进行配项再化简。进行配项再化简。在不能直接运用公式、定律化简时，可通过乘在不能直接运用公式、定律化简时，可通过乘第三十六页，本课件共有74页11.4 11.4 集成逻辑门电路集成逻辑门电路 11.4.1 TTL集成逻辑门电路集成逻辑门电路1.TTL与非门电路的基本结构与非门电路的基本结构 ABCUoUCC（5V）RB1RC2RC4VT1VT2VT4VT3VD4k1.6k1301kVC2VE2输入级输入级中间级中间级输出级输出级第三十七页，本课件共有74页（1）输入全为高电平输入全为高电平3.6V时时。VT2、VT3导通，导通，VB1=0.73=2.1V，从而

21、使，从而使VT1的发射结因反偏而截的发射结因反偏而截止。此时止。此时VT1的发射结反偏，而集电结正偏，的发射结反偏，而集电结正偏，称为倒置工作状态。由于称为倒置工作状态。由于VT3饱和导通，输出饱和导通，输出电压为：电压为：VO=VCES30.3V，这时，这时VE2=VB3=0.7V，而而VCE2=0.3V，故有，故有VC2=VE2+VCE2=1V。1V的电压的电压作用于作用于VT4的基极，使的基极，使VT4和二极管和二极管D都截止。都截止。第三十八页，本课件共有74页（2）输入有低电平输入有低电平0.3V时时。VT1的基极电位的基极电位被钳位到被钳位到VB1=1V。VT2、VT3都截止。由于

22、都截止。由于VT2截止，流过截止，流过RC2的电流仅为的电流仅为VT4的基极电流，这的基极电流，这个电流较小，在个电流较小，在RC2上产生的压降也较小，可以忽上产生的压降也较小，可以忽略，所以略，所以VB4UCC=5V，使，使VT4和和D导通，则有导通，则有 VOUCC-VBE4-VD=5-0.7-0.7=3.6V第三十九页，本课件共有74页2.主要参数主要参数关门电平关门电平UOFF和开门电平和开门电平UON 保保证证输输出出电电压压为为额额定定高高电电平平（2.7V）时时，允允许许输输入入低低电电平平的的最最大大值值，称称为为关关门门电电压压UOFF，一般一般UOFF0.8V。输出高电平输

23、出高电平UOH 输出低电平输出低电平 UOL 一般产品规定一般产品规定UOH2.4V，UOL0.4V。保保证证输输出出电电平平达达到到额额定定低低电电平平（0.3V）时时，允允许许输输入入最最高高电电平平的的最最小小值值，称称为为开开门门电电平平UON，一般，一般UOL1.8V。第四十页，本课件共有74页 噪声容限噪声容限 噪噪声声容容限限是是描描述述逻逻辑辑门门电电路路抗抗干干扰扰能能力力的参数。的参数。低电平噪声容限低电平噪声容限是指在保证输出为高电平的前提下，是指在保证输出为高电平的前提下，允许叠加在输入低电平允许叠加在输入低电平UIL上的最大正向干扰电压。上的最大正向干扰电压。用用UN

24、L表示。即表示。即UNLUOFFUIL高电平噪声容限高电平噪声容限是指在保证输出为低电平的前提下，是指在保证输出为低电平的前提下，允许叠加在输入低电平允许叠加在输入低电平UIH上的最大正向干扰电压。上的最大正向干扰电压。用用UNH表示。即表示。即UNHUIHUON。第四十一页，本课件共有74页输入短路电流输入短路电流 当当输输入入电电压压为为零零时时，流流经经这这个个输输入入端端的的电电流流称称为为输输入入短短路路电电流流。输输入入短短路路电电流流的的典典型型值值为为1.5m A。以以同同一一型型号号的的与与非非门门作作为为负负载载时时，一一个个与与门门能能驱动同类与非门的最大数目，通常驱动同

25、类与非门的最大数目，通常N8。扇出系数扇出系数N第四十二页，本课件共有74页（1）TTL 集电极开路门（集电极开路门（OC门）门）3.TTL门电路的其他类型门电路的其他类型ABYUCC（5V）RB1RC2VT1VT2VT34k1.6k1kYA&B第四十三页，本课件共有74页实现线与实现线与CDYABUCCRPOCOC门主要有以下几方面的应用门主要有以下几方面的应用在工程实践中，在工程实践中，常常需要将输出常常需要将输出端并联使用实现端并联使用实现与逻辑功能，称与逻辑功能，称为为线与线与线与线与。第四十四页，本课件共有74页实现电平转换实现电平转换用做驱动器用做驱动器 UoAB10VAB5V第四

26、十五页，本课件共有74页（2）三态输出门）三态输出门 三三态态门门除除具具有有输输出出高高、低低电电平平两两种种状状态态外，还能输出高阻状态。外，还能输出高阻状态。YA&BENYA&BEN高电平有效的高电平有效的三态门三态门 低电平有效低电平有效的三态门的三态门 第四十六页，本课件共有74页三态门的应用三态门的应用 单向总线单向总线 双向总线双向总线 A&BENEN1G1A&BENEN2G2A&BENEN3G3总线总线DI1ENEN1EN总线总线DO第四十七页，本课件共有74页11.3.2CMOS集成逻辑门电路集成逻辑门电路 1.CMOS逻辑门电路的系列逻辑门电路的系列工作频率得到了进一步的提

27、高，同时保持了工作频率得到了进一步的提高，同时保持了CMOSCMOS超低功耗的特点。超低功耗的特点。基本的基本的CMOSCMOS40004000系列系列高速的高速的CMOSCMOSHCHC（HCTHCT）系列）系列先进的先进的CMOSCMOSACAC（ACTACT）系列）系列具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍具有功耗低、噪声容限大、扇出系数大等优点，已得到普遍使用。缺点是工作速度较低，平均传输延迟时间为几十使用。缺点是工作速度较低，平均传输延迟时间为几十nsns，最高工作频率小于最高工作频率小于5MHz5MHz。提高了工作速度，平均传输延迟时间小于提高了工作速度，平均传输延迟

28、时间小于10ns10ns，最高工作频，最高工作频率可达率可达50MHz50MHz。HCHC系列的电源电压范围为系列的电源电压范围为2 26V6V。HCTHCT系列的系列的主要特点是与主要特点是与TTLTTL器件电压兼容，它的电源电压范围为器件电压兼容，它的电源电压范围为4.54.55.5V5.5V。第四十八页，本课件共有74页2.CMOS逻辑门电路的主要参数逻辑门电路的主要参数输出高电平输出高电平UOH与输出低电平与输出低电平UOL抗干扰容限抗干扰容限 UOH的理论值为电源电压的理论值为电源电压UDD，UOH（min）=0.9UDD；UOL的理论值为的理论值为0V，UOL（max）=0.01U

29、DD。所以。所以CMOS门电路的逻辑摆门电路的逻辑摆幅较大，接近电源电压幅较大，接近电源电压UDD值。值。CMOS非门的高、低电平噪声容限均达非门的高、低电平噪声容限均达0.45UDD。其他。其他CMOS门电路的噪声容限一般也大于门电路的噪声容限一般也大于0.3UDD。第四十九页，本课件共有74页扇出系数扇出系数 其扇出系数很大，一般额定扇出系数可达其扇出系数很大，一般额定扇出系数可达50。但必须指出的是，扇出系数是指驱动但必须指出的是，扇出系数是指驱动CMOS电路的电路的个数，若就灌电流负载能力和拉电流负载能力而言，个数，若就灌电流负载能力和拉电流负载能力而言，CMOS电路远远低于电路远远低

30、于TTL电路电路第五十页，本课件共有74页11.511.5组合逻辑电路分析与设计组合逻辑电路分析与设计11.5.1组合逻辑电路分析组合逻辑电路分析 组合逻辑组合逻辑电路电路逻辑函数式逻辑函数式最简函数式最简函数式真值表真值表逻辑功能逻辑功能第五十一页，本课件共有74页【例例11-5】分析分析该电路的逻辑功能。该电路的逻辑功能。写出逻辑函数式写出逻辑函数式=1ABCYY1=1第五十二页，本课件共有74页由表达式列出真值表由表达式列出真值表分析逻辑功能分析逻辑功能在输入在输入A、B、C三三个变量中，有奇数个变量中，有奇数个个1时，输出时，输出Y为为1，否则，否则Y为为0。因此，。因此，图图11-1

31、9所示电路为所示电路为三位判奇电路，又三位判奇电路，又称为奇校验电路。称为奇校验电路。输输 入入输输 出出ABCY00001111001100110101010101101001第五十三页，本课件共有74页分析设计要求分析设计要求列真值表列真值表由真值表写由真值表写逻辑函数式逻辑函数式化简化简画出逻辑图画出逻辑图11.5.2组合逻辑电路设计组合逻辑电路设计 第五十四页，本课件共有74页【例例11-6】设计一个】设计一个A、B、C三人表决电路。当表三人表决电路。当表决某个提案时，多数人同意，提案通过，同时决某个提案时，多数人同意，提案通过，同时A具具有否决权。有否决权。设设A、B、C三个人表决三

32、个人表决同意同意提案时用提案时用1表示，表示，不同意不同意时用时用0表示；表示；Y为表决结果，为表决结果，提案通过用提案通过用1表表示，示，不通过用不通过用0表示，同时还应考虑表示，同时还应考虑A具有否决权。具有否决权。第五十五页，本课件共有74页输输 入入输输 出出ABCY00001111001100110101010100000111真值表真值表第五十六页，本课件共有74页写出逻辑函数式写出逻辑函数式化简化简 画逻辑图画逻辑图&CY&AB&第五十七页，本课件共有74页11.6 11.6 编码器编码器11.6.1键控键控8421BCD码编码器码编码器S1S2S0S3S4S5S6S7S8S9U

33、CC1k101第五十八页，本课件共有74页真值表真值表 输输 入入输输 出出S9 S8 S7 S6 S5 S4 S3 S2 S1 S0A B C D GS1 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 1 1 01 1 1 1 1 1 1 1 0 11 1 1 1 1 1 1 0 1 11 1 1 1 1 1 0 1 1 11 1 1 1 1 0 1 1 1 11 1 1 1 0 1 1 1 1 11 1 1 0 1 1 1 1 1 11 1 0 1 1 1 1 1 1 11 0 1 1 1 1 1 1 1 10 1 1 1 1 1 1 1 1 10 0 0 0 00 0 0

34、 0 10 0 0 1 10 0 1 0 10 0 1 1 10 1 0 0 10 1 0 1 10 1 1 0 10 1 1 1 11 0 0 0 11 0 0 1 1第五十九页，本课件共有74页由真值表写出各输出的逻辑表达式由真值表写出各输出的逻辑表达式第六十页，本课件共有74页 用用n位二进制代码对位二进制代码对2n个信号进行编码的电路称个信号进行编码的电路称为为二进制编码器二进制编码器。3位二进制编码器有位二进制编码器有8个输入端个输入端3个输出端，所个输出端，所以常称为以常称为8线线3线编码器线编码器，11.6.2二进制编码器二进制编码器第六十一页，本课件共有74页逻辑表达式为逻辑表

35、达式为 真值表真值表 输输 入入输输 出出 I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A01 0 0 0 0 0 0 00 1 0 0 0 0 0 00 0 1 0 0 0 0 00 0 0 1 0 0 0 00 0 0 0 1 0 0 00 0 0 0 0 1 0 00 0 0 0 0 0 1 00 0 0 0 0 0 0 10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第六十二页，本课件共有74页电路电路 A2&A0A111111111I7I6I5I4I3I2I0I1第六十三页，本课件共有74页11.6.3优先编码器优先编码器输输 入入 输

36、输 出出EI I0 I1 I2 I3 I4 I5 I6 I7A2 A1 A0 GS EO1 0 1 1 1 1 1 1 1 10 00 0 10 0 1 10 0 1 1 10 0 1 1 1 10 0 1 1 1 1 10 0 1 1 1 1 1 10 0 1 1 1 1 1 1 11 1 1 1 11 1 1 1 00 0 0 0 10 0 1 0 10 1 0 0 10 1 1 0 11 0 0 0 11 0 1 0 11 1 0 0 11 1 1 0 1使能输入端，使能输入端，低电平有效低电平有效优先顺序为优先顺序为I7I0编码器的工作编码器的工作标志，低电平标志，低电平有效有效使使能

37、能输输出出端，端，高高电电平平有有效效第六十四页，本课件共有74页11.7 11.7 译码器和数字显示译码器和数字显示 11.7.1译码器译码器 译码器译码器：将输入代码转换成特定的输出信号。：将输入代码转换成特定的输出信号。假设译码器有假设译码器有n个输入信号和个输入信号和N个输出信号，个输出信号，如果如果N=2n，就称为，就称为全译码器全译码器，常见的全译码器，常见的全译码器有有2线线4线译码器、线译码器、3线线8线译码器、线译码器、4线线16线线译码器等。译码器等。如果如果N2n，称为，称为部分译码器部分译码器。如二一十进。如二一十进制译码器（也称作制译码器（也称作4线线10线译码器）等

38、。线译码器）等。第六十五页，本课件共有74页输出函数表达式输出函数表达式功能表功能表2线线4线译码器线译码器 输输 入入输输 出出 EN A BY0 Y1 Y2 Y3 1 0 0 00 0 1 0 1 0 0 1 11 1 1 10 1 1 11 0 1 11 1 0 11 1 1 0第六十六页，本课件共有74页111ABEI&Y3Y2Y1Y0逻辑图逻辑图第六十七页，本课件共有74页74138是一种典型的二进制译码器是一种典型的二进制译码器 输输 入入输输 出出G1 G2A G2BA2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 1 10 1 0 01 0 01 0 01 0 0

39、1 0 01 0 01 0 01 0 0 0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 11 1 1 1 1 1 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0G1、G2A和和G2B为使能输为使能输入端入端 第六十八页，本课件共有74页&A0G1&1111111G2AG2BA1A2Y3Y2Y1Y0Y7Y6Y

40、5Y4第六十九页，本课件共有74页将两片将两片74138扩展为扩展为4线线16线译码器。线译码器。G1G2AG2B74138(2)74138(1)12AA01A3AEG1G2AG2BA0A1A2A0A1A2Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y3Y2Y1Y0Y7Y6Y5Y4Y11Y10Y9Y8Y15Y14Y13Y12第七十页，本课件共有74页11.7.2数字显示译码器数字显示译码器 能够显示数字、字母或符号的器件称为能够显示数字、字母或符号的器件称为数字数字显示器显示器。能把数字量翻译成数字显示器所能识别的能把数字量翻译成数字显示器所能识别的信号的译码器称为信号的译

41、码器称为数字显示译码器数字显示译码器。按按发光物质发光物质分，有半导体显示器，、荧光显示器、分，有半导体显示器，、荧光显示器、液晶显示器、气体放电管显示器等液晶显示器、气体放电管显示器等 按按显示方式显示方式分，有字型重叠式、点阵式、分段式分，有字型重叠式、点阵式、分段式等。等。第七十一页，本课件共有74页七段数字显示器七段数字显示器fabcdegDPdcDPCOMegbaCOMf第七十二页，本课件共有74页灭灯输入灭灯输入BI/RBOBI/RBO是特殊是特殊控制端，有时控制端，有时作为输入，有作为输入，有时作为输出。时作为输出。当当BI/RBO作输入作输入使用且使用且BI0时，时，无论其它输

42、入无论其它输入端是什么电平，端是什么电平，所有各段输入所有各段输入ag均为均为0，所以，所以字形熄灭。字形熄灭。b c dagfe7448LTRBIBI/RBOA3A2A1A0试灯输入试灯输入LT当当LT0时，时，BI/RBO是输出是输出端，且端，且RBO1，此时无论其它，此时无论其它输入端是什么状输入端是什么状态，所有各段输态，所有各段输出出ag均为均为1,显显示字形示字形8。该输。该输入端常用于检入端常用于检查查7488本身及本身及显示器的好坏。显示器的好坏。七段显示译码器七段显示译码器7448第七十三页，本课件共有74页b c dagfe7448LTRBIBI/RBOA3A2A1A0动态

43、灭零输入动态灭零输入RBI当当LT1，RBI0且输入代码且输入代码DCBA0000时，各段输出时，各段输出ag均为低电平，相应的字形均为低电平，相应的字形0，熄灭，故称，熄灭，故称“灭零灭零”。利用。利用LT=1与与RBI=0可以实现某一位的可以实现某一位的“消隐消隐”。此时。此时BI/RBO是输是输出端，且出端，且RBO=0。动态灭零输出动态灭零输出RBOBI/RBO作为输出使用时，受控于作为输出使用时，受控于LT和和RBI。当。当LT1且且RBI0，输，输入代码入代码DCBA=0000时，时，RBO=0；若；若LT=0或者或者LT1且且RBI1，则，则RBO=1。该端主要用于显示多位数字时，多个译码器之间的连接。该端主要用于显示多位数字时，多个译码器之间的连接。第七十四页，本课件共有74页