第6章-硬件设计分析.ppt

《第6章-硬件设计分析.ppt》由会员分享，可在线阅读，更多相关《第6章-硬件设计分析.ppt（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、6 硬件设计硬件设计 6.1 电源设计电源设计6.2 时钟设计时钟设计 6.3 驱动、隔离及电平转换驱动、隔离及电平转换6.4 EDA软件软件 6.5 电磁兼容性电磁兼容性6.6 高速高速PCB设计设计6.7 系统信号完整性分析与软件仿真系统信号完整性分析与软件仿真电子工程与光电技术学院电子工程与光电技术学院电子工程教研室电子工程教研室6.1 电源设计电源设计 6.1.1 电源需求电源需求 常见的有5 V、3.3 V、2.5 V、1.8 V、1.2 V等。一般来说，1.8 V、1.2 V等是DSP或FPGA的内核电源，5 V、3.3 V、2.5 V为IO电源。数字电源的电流通常较大，一片高速D

2、SP需要12 A，FPGA需要1 A，存储器需要0.2 A，所以一块电路板的平均电流常达到6 A以上。数字电源一般要求误差范围不超过10，而对于1.2 V等低压，要求误差范围不超过5。对纹波的要求较宽松，对于60 mV以下的纹波，数字元件都可正常工作。纹波和噪声是电源质量的直接反映。模拟电路如AD、运放、DA等需要线性电源，常见的线性电源有5 V、12 V、15 V、18V等。模拟电源的电流不大，但要求有较高的精度和质量，纹波和噪声要很低。在较高速的运放、DA等模拟器件上，都对电源进行了处理，对低频的纹波可以达到60110 dB的衰减，但对10 kHz以上的纹波或噪声，衰减作用就很有限。6.1

3、.2 电源的种类及选用（专用电源的种类及选用（专用IC）化学电源：如电池线性稳压电源（低压差线性稳压器LDO）优点：稳定性高，纹波小，可靠性高，易做成多路、输出连续可调的模块。缺点：体积大，较笨重，效率相对较低。开关型直流稳压电源（PWM、PFM）优点：体积小，重量轻，稳定可靠；可以升压、降压或转换电压极性。缺点：纹波较大，纹波峰峰值一般为输出电压的1。开关电源分类：ACDC电源 DCDC电源 模块电源 6.1.3 电源的设计要求电源的设计要求 输入电压允许范围和输出电压允许范围需求电流大小电源稳定性电压纹波损耗加电顺序体积辐射保护电路 6.1.4 电源安全设计电源安全设计 慎重加电 负载电流

4、的变化对电压的影响多电源系统和多电源芯片，注意上电次序浪涌电压保护、EMIRFI抑制、散热问 题电源电流的裕量设计常取1540 6.1.5 电源设计举例电源设计举例解决了线性电源在空间、解决了线性电源在空间、效率和重量方面的限制。效率和重量方面的限制。6.2 时钟设计时钟设计6.2.1 时钟电路的选择原则时钟电路的选择原则 主频最高可达1GHz以上，晶振通过片内PLL来倍频，PLL电源LC滤波。6.2.2 时钟电路电源和地的设计时钟电路电源和地的设计 铁氧体磁珠(ferrite bead)滤波，10uF钽电容和0.1uF电容滤波，阻抗匹配，尽量少使用过孔。6.2.3 系统时钟与局部时钟系统时钟

5、与局部时钟 相参(同源)和非相参(不同源)，专门的时钟驱动器，时钟同步、数据传输的问题。6.2.4 时钟的影响时钟的影响 方波信号产生高次谐波分量，尽量选择低速时钟，走线最短，屏蔽（保护地、屏蔽电缆），用正弦波（隔离变压器）。6.3 驱动、隔离及电平转换驱动、隔离及电平转换6.3.1 驱动和隔离驱动和隔离 总线驱动器可带很多个负载，另一作用是隔离；模数电路间加驱动器，隔离相互干扰；器件悬空引脚：输入引脚接固定电平，以降低电路噪声和功耗。6.3.2 电平转换电平转换 3.3 V与5 V、DSP与外围器件的接口、其他类型的电平转换（RS232、RS485、26LS32/32）6.4 EDA软件软件

6、 高速实时系统设计的主要软件是电子设计自动化(EDA)软件；对具体的电路实现来说，EDA软件通常包括系统设计（SPW、DSP）、PCB设计、FPGA设计以及ASIC设计等等。6.4.1 PCB设计设计 在PCB领域，EDA软件的强大功能主要包括强大的设计与编辑功能、丰富的库资源、高效的数字与模拟仿真、信号完整性分析、板级互连时序验证等。PCB行业的主要厂商有Cadence、Mentor、PADs、Viewlogic、Zuken等。最常用的是PROTEL软件。EDA中的PCB设计产品主要包括以下内容：(a)(a)设设设设计计计计输输输输入入入入工工工工具具具具 具有模拟和混合信号设计能力；有丰富

7、的设计功能：符号库、电特性、热特性等等；采用TopDown设计模式，使电路表述更清晰；有自由传送数据功能，可在原理图做功能仿真；可加入布图信息，便于PCB布局。(b)(b)模模模模拟拟拟拟、数数数数字字字字仿仿仿仿真真真真工工工工具具具具 可进行原理图仿真，显示模拟、数字波形；可根据布线延迟反标后进行时序仿真，实现信号系统排错；可进行模拟信号分析，如傅立叶变换、协方差、卷积等。(c)(c)热分析工具热分析工具热分析工具热分析工具 从电路板数据库自动生成完整的热模型；在电路板设计早期进行热分析，可增强PCB设计的一次成功性。(d)(d)布布布布线线线线工工工工具具具具 有交互式自动布局布线工具；

8、支持物理约束的设计方法；可完成从单面PCB到多层板设计。(e)(e)布布布布图图图图工工工工艺艺艺艺 有符合加工工艺的布图建议；支持工业界最广泛的底层技术(标准格式)；有CAM输出工具，从光绘、版图到数控机床加工中心，可直接生产试验电路板。(f)(f)时时时时延延延延分分分分析析析析 有高层次、总线功能时延描述；可生成标准时延文件，供电气规则驱动布线。因此可以看出，EDA中的PCB工具是一个包括了多功能设计输入、模拟数字仿真、热分析、自动布线、自动布图、时延分析、电气规则驱动布线等多种强大功能的系统软件，是高速实时电路设计的保障条件。采用采用EDA的的PCB工具的设计流程是：工具的设计流程是：

9、以Top-Down方式建元件库、绘制系统原理图 建几何封装库及元件与封装映射关系 准备PCB版图设计数据，生成网络表 拓扑规则设置、阻抗计算、规则驱动的布局布线 信号分析：TLC传输线分析、XTK串扰分析 验证高速器件的板级时延、按电气要求驱动的布线 调整、基于IBIS模型的信号完整性分析 生成Gerber格式光绘数据文件、送制板厂家加工 6.4.2 CPLDFPGAASIC设计设计 CPLDFPGAASIC设计可以采用单一芯片实现整个数字信号处理系统即“片上系统(SOC)”；其中CPLDFPGA又有可多次编程，反复擦写的功能，因此在样机阶段有独到的优势，其大致的设计流程是：设计输入：原理图、

10、硬件描述语言(VHDL、Verilog等)、状态机、布尔函数等；一般应采用层次化设计逻辑综合，产生网表文件XNF或EDIF功能仿真逻辑分割及映射布局、布线延时信息反标、时序仿真产生配置文件 总之，EDA的PCB技术追求的是在系统设计阶段排除一切可能导致系统失效的因素，从而保证整个系统设计、生产、调试一次通过成功(First Pass Success)。而其中的CPLDFPGA/ASIC设计又有减小系统体积、功耗，在单片上集成整个系统的可能，因此是高速实时数字信号处理系统设计的重要保证。6.5 电磁兼容性电磁兼容性6.5.1 电磁干扰的要素及其种类电磁干扰的要素及其种类 1 电磁干扰的要素电磁干

11、扰的要素 干扰源、传播路径、敏感器件2 抗干扰设计的基本原则抗干扰设计的基本原则 抑制干扰源，切断干扰传播路径，提高敏感器件的抗干扰能力。干扰：电路内信号间的干扰，信号和外界间的干扰。空间上分开、含有地线的双绞线/屏蔽线、保护地等。6.5.2 电路内干扰电路内干扰 选择合理的导线宽度采用正确的布线策略 避免长距离的平行走线 采取圆滑走线 避免线宽突变，采用泪滴焊盘过孔可减少辐射，并增强焊盘过孔的附着力。6.5.3 外界干扰外界干扰 干扰源：手机电台(发射时)、开关电源、电机、电锤等。远离干扰源、并采取屏蔽措施：在电路板的外层敷设大面积的地或整个外层设为地(背面)；将机箱壳严密封闭，内部风冷加导

12、热轨；在多插板的机箱内，在电路板间加屏蔽网(散热)；若板间距离太小(例如CPCI机箱内板间距离仅为2cm)，可在多余空出的插槽位置插入屏蔽板。6.6 高速高速PCB设计设计 电路板设计时应考虑的因素主要是：（1）导线铜箔厚度、宽度和长度，决定了导线的电阻、电感、电容值以及电流容量；（2）相邻导线间距，将影响线间窜扰；（3）电源线和地线布置，将影响信号间的公共阻抗干扰；（4）电路板上元件的布局，将影响导线的公共阻抗、空间电磁场干扰；（5）电路板的安装位置，将使电路板在运行中受到机器内部温升、元件振动等因素的影响。1、电路板导线的特性阻抗 电路板导线的特性阻抗，直接影响到其抗干扰性能。信号线的特性

13、阻抗一般为30100。2、抑制电源线和地线阻抗噪声 电路板上的数字电路工作时，有可能造成电路板内的电源电压和地电位的波动，导致信号波形产生振荡而引起电路误动作。这主要是集成电路的开关电流和电源线、地线的电阻所造成的电阻压降，以及电感L所造成的电感压降共同作用所致。比如：导线电感约10 nH/cm，电阻约5 m/cm，则电感引起的压降为78 mV左右。由此可见，电感引起的电压降相当大，必须采取必要的措施。6.6.1 地线设计、电源去耦和电源线布置地线设计、电源去耦和电源线布置 一、地线设计一、地线设计 1、地线宽度、地线宽度 加粗地线能降低导线电阻，使它能通过三倍于电路板上的允许电流。不同导体宽

14、度的允许电流是不一样的，地线宽度应在23 mm（100mil）以上。2、接地线构成闭环路、接地线构成闭环路 接地线构成闭环路要比梳子状（图7.1）能明显地提高抗噪声能力。闭环形状能显著地缩短线路的环路，降低线路阻抗，从而减少干扰。但要注意环路所包围面积越小越好。单元1单元N汇流排汇流排 3、印刷电路板分区集中并联一点接地、印刷电路板分区集中并联一点接地 当同一电路板上有多个不同功能的电路时，可将同一功能单元的元器件集中于一点接地，自成独立回路。这就可使地线电流不会流到其他功能单元的回路中去，避免了对其他单元的干扰。与此同时，还应将各功能单元的接地块与主机的电源地相连接，如图7.1所示。这种接法

15、称为“分区集中并联一点接地”。为了减小线路阻抗，地线和电源线要采用大面积汇流排。二、配置去耦电容方法二、配置去耦电容方法 电路板上装有多个集成电路，而当其中有些元件耗电很大时，地线上会出现很大的电位差。抑制电位 差的方法是在各集成器件的电源线和地线间分别接入去耦电容，以缩短开关电流的流通途径，降低电阻压降。这应视为电路板设计的一项常规做法。1、电源去耦、电源去耦 在每个电路板入口处的电源线与地线之间并接退耦电容。并接的电容应为一个大容量的电解电容（10100uF）和一个无极性电容（0.010.1uF）。并接两个电容的目的是：并接大电容为了去掉低频干扰成分，并接小电容为了去掉高频干扰部分，如图7

16、.2所示。低频去耦电容用铝或钽电解电容，高频去耦电容采用自身电感小的独石、云母或陶瓷电容。2、集成芯片去耦、集成芯片去耦 原则上每个集成芯片都应安置一个0.1uF的电容器，每410个芯片安置一个110uF的限噪声用的钽电容器。这种电容器的高频阻抗特别小，在500kHz200MHz范围内阻抗小于1而且漏电流很小(0.5uA以下）。对于抗噪声能力弱，关断电流大的器件和ROM、RAM存储器，应在芯片的电源线（VCC）和地线（GND）间直接接入去耦电容。图7.3画出了去耦电容在电路板上的安装位置。安装电容器时，务必尽量缩短电容器的引线（贴片）。安装每个芯片的去耦电容时，应将去耦电容器必须安装在本集成芯

17、片的VCC和GND线，若错误地安装到别的GND位置，便失去了抗干抗作用，如图7.4所示。三、电源线的布置三、电源线的布置 电源线的布线方法除了要根据电流大小，尽量加大导线宽度外，采取使电源线、地线的走向与数据信息传递方向一致，将有助于增强抗噪声的能力。6.6.2 高速电路的导线条形状和布局高速电路的导线条形状和布局 如果电路板上逻辑电路的工作速度不高，导线条的形状无什么特别要求；若使用高速逻辑器件，因为用作导线的铜箔在90转弯处使导线的阻抗不连续，而可能导致反射干扰，所以宜采用图7.5中右上方的形状，把弯成90的导线改成45，这将有助于减少反射干扰的发生。电路板的插头安排如图7.5所示，每隔1

18、0个左右的引线设置一条宽13mm的地地线线线线条条，并在插头处并接合适的去耦电容，以对稳压电源母线去耦。6.6.3 电路板辐射噪声及其抑制电路板辐射噪声及其抑制 当电路板上的元件和导线工作在高频时，便会向空间发出辐射干扰。辐射干扰源来自那些高频数字信号，如高频振荡器等。为了抑制高频辐射噪声，在高频电路中应采取以下措施：（1）尽量加粗接地导线，以降低噪声对地阻抗。（2）满接地。在电路板上除供传输信号用的导线外，把电路板上没有被器件占用的面积全作为接地线，称为“满接地”（polygon plane）。（3）安装接地板。可以把一块铝板或铁板附加在电路板的背面做接地板，或者将电路板放置在两块铝板或两块

19、铁板之间，成为双面接地板。安装时应使单块或双块接地板尽量靠近电路板，以取得良好的抑制辐射噪声效果。另外，安装的接地板必须与系统的信号地端连接，并寻找最佳接地点，否则将降低抑制辐射噪声的效果。（4）妥善布置导线。合理而又妥善地布置电路板内及板外信号传输线也能起到抑制高频辐射噪声的效果。例如，高速信号线要用短线；信号线间所形成的环路面积要最小；主要信号线最好汇集在中央；时钟发生电路力求布置在靠近中央的部位；为避免信号线间窜扰，两条信号线切忌平行，而且应采取垂直交叉 方式，或者拉开两线的距离，也可以在两条平行的信号线之间增设一条地地线线。尤其注意与外界相连、向外发送信号的信号线，有时能把外界的干扰信

20、号接收进来，起到类似天线的作用。总之，必须根据具体情况，妥善布局，以降低噪声干扰。6.6.4 电路板电路的布线方式电路板电路的布线方式 电路板是整个电路设计的重要环节，因此布线方法对抗扰性能有直接影响。除了前面提到的一些布线原则外，下面再补充一些其他走线方式及原则。一、电路板的布线原则一、电路板的布线原则 （1）导线间距离要尽量加大。对于信号回路，铜箔条的相互距离要有足够的尺寸，而且这个距离要随信号频率的升高而加大，尤其是频率极高或脉冲前沿十分陡峭的情况更要注意。因为只有这样才能降低导线间分布电容的影响。（2）采用隔离走线。在许多不得不平行走线的电路布置时可先考虑图7.6所示方法，即两条信号线

21、中加一条接地的隔离走线。（3）短接线。在线路无法排列或只有绕大圈才能走通的情况下，干脆用绝缘“飞线”接连，而不用印刷线，或采用双面印刷“飞线”或阻容元件引线引线直接跨接，如图7.6所示。（4）对于电路板上容易接收干扰的信号线，不能与能够产生干扰或传递干扰的线路长距离范围内平行铺设。必要时可在它们之间设置一根地线，以实现屏蔽。（5）对双面布线的电路板，应使两面线条垂直交叉，以减少磁场耦合，有利于抑制干扰。（6）高电压或大电流线路对其他线路容易形成干扰，而低电平或小电流信号线路容易受到感应干扰。因此，布线时使两者尽量相互远离，避免平行铺设，采用屏蔽等措施。（7）交流与直流电路分开；输入阻抗高的输入

22、端引线与邻近线分开；高电压、大电流的输出线与邻近引线分开；输入、输出线分开。这样做的目的是为了防止“窜扰”。（8）所有线路尽量沿地线铺设，且应沿直流地铺设，尽量避免沿交流地铺设。（9）尽量减小电源线走线的有效包围面积。（10）在电路板上尽量避免开口或开槽，特别是地线层或靠近电流走线处。开口或开槽可能会增加电源路径有效包围面积。（11）走线不要有分支或缠结，这样可避免在高频信号时会导致反射干扰或发生谐波干扰，如图7.6所示。（12）在敏感元件接线端头采用抗干扰保护环。保护环不能当做信号回路，只能单点接地。被保护环包围的部分，有效抑制了漏电对其造成的干扰，同时也使包围部分的辐射减小，如图7.6所示

23、。（13）不要在电路板上留下空白铜箔层，因为它们可以充当发射天线或接收天线，因此可将它们接地，如图7.6所示。二、自动布线注意问题二、自动布线注意问题 目前，电路板的自动布线大多采用自动布线软件来实现。自动布线软件是根据事先人为规定的方法进行布线，其布线原则是充分利用电路板的面积资源，使线路排列最短。自动布线软件不能判别元器件的应用特征，如区分高频、低频元件，高电压、低电压元件，电源线和信号线。由于工艺条件的复杂性，不同的电路板的可靠性要求也不一样。所有这些，自动布线软件根本无法办到。因此，设计者必须亲自参与并动手设计有关抗干扰的部分电路。6.6.5 电路板的尺寸和元件布局电路板的尺寸和元件布

24、局 电路板的尺寸大小要适中，过大时线条过长，阻抗增加，提高了成本，降低了抗噪声的能力；过小时元器件过于密集，各个器件以及线条间会互相干扰，散热效果也不好。在元件布局方面与其他逻辑电路一样，应把相互有关的器件尽量放得靠近些，能获得较好的抗噪声效果。在电路板上布置逻辑电路时，原则上应在出线端子附近放置高速器件，稍远处放置低速电路和存储器等，这样的布置可降低公共阻抗耦合、辐射和窜扰等噪声。为了降低外部线路引进的干扰，光电隔离器(6N137、HCLP0601)、隔离用的变压器(1:1、TL714、AD8611)以及滤波器等，通常应放在更靠近出线端子的地方。ADC、DAC等混合电路设计更重要。元件在布局

25、上也应考虑到散热，最好把ROM、RAM、时钟发生器等发热较多的器件布置在电路板的偏上方部位（当电路板竖直安装时）或易通风散热的地方。易发生噪声的器件、大电流电路等尽量远离逻辑电路，如果条件许可，也可以另做电路板。图7.7为各种组件位置分配的示意图，供布置电路板时参考。6.6.6 电路板的安装方法和板间配线电路板的安装方法和板间配线 电路板的安装方法和板间配线的原则是：降低温升和抑制连线上引进的干扰。安装和使用多块电路板时，垂直安装方式比水平安装方式的散热性能好，电路板的安装位置应躲开机箱上的通风孔。对于多块电路板之间的搭接线，应注意以下几点：（1）板和板之间的信号线越短越好。（2）所用导线的绝

26、缘应良好，防止随时间延迟而老化。（3）逻辑电路的集成电路为TTL时，如果工作频率低于1MHz，其配线长度不超过40cm，则可使用单股导线；配线长度超过4090 cm时，则应该使用特性阻抗为100200的双绞线，其中一根线与板内 的信号线相连，另一线的两端与地线相连，形成干扰信号的回路；配线长度超过90150 cm，不仅应该使用双绞线，而且应该接入终端匹配负载电阻；配线长度超过 150 cm时，应该使用集成化的专用线路驱动器一接收器（差分）和阻抗为5060的同轴电缆(26LS31、26LS32)。（4）对于象CMOS这样输入阻抗高、输出负载能力较小的芯片，不易直接与外部配线，应通过总线缓冲器（如

27、74AHC244/245）后再与长线配接。这样可提高 CMOS芯片抵抗电磁干扰、静电干扰的能力，提高系统运行可靠性，如FPGA下载电缆可做到10m。（5）低压差分（LVDS）和光纤传输速度更高。6.6.7 多层电路板设计多层电路板设计 一、多层布线的特点及发展一、多层布线的特点及发展 多层板是通过电镀通孔把重叠在一起的N层印制电路板连接成一个整体。1、多层布线特点、多层布线特点 多层布线之所以逐渐得到广泛的应用，究其原因，有以下几个特点：（1）多层板内部设有专用电源层、地线层，减小了供电线路的阻抗，从而减小了公共阻抗干扰。通过前面的介绍可知，导线的长度、厚度一定时，增加导线的宽度可以减小导线的

28、特性阻抗，从而相应地减小公共阻抗的干扰。（2）多层板采用专门地线层，对信号线而言都有均匀接地面，信号线的特性阻抗稳定，易匹配，减少了反射引起的波形畸变。通过前面的介绍可知，当电路板上装有多个集成电路，并且其中有些元件耗电很多时，地线上会出现较大电位差。通过减小R和L将使电压降能够显著减小。而多层板设计中，信号线与地层之间有均匀接地面，减小了R、L，保证了地线电位的稳定。（3）采用专门的地线层加大了信号线和地线之间的分布电容，减小了串扰。串扰是指两个或更多导体靠得比较近时，它们之间会有容性耦合，一个导体上的电压大幅度变化时会向其它导体耦合电流。通常耦合电容反比于导体间的距离而正比于导体的面积。因

29、而通过减小相邻导体间的面积共增大相邻距离，有利于减小串扰。采用多层布线，由于增加了独立地线层，大功率接地层上的噪声就不会注入到其它层面上去，从而减小了高频电流对敏感电路的影响。（4）配线密度高。与相应尺寸的双面电路板相比，多层电路板器件安装面安装密度大，配线密度高。2、多层布线的发展、多层布线的发展 上面介绍了多层布线不同于单面、双面布线的特点。正是由于多层布线具有这些特点，从而为电路设计人员提供了一种理想的解决噪声问题的途径。在常规的电路设计中，去耦电容安装得当可以使串联阻抗减小 80左右。但是，这种大幅度抑制电源电压波动的措施，实质上是一种补救办法。多层布线可以大幅度减少去耦电容，特别是电

30、解电容，可靠性得到提高。更好的方法是不断完善供电线路的设计，而多层布线的发展为其提供了一种可能。当然，多层电路板还存在加工工艺复杂、成本 高的特点，这是阻碍其发展的因素。但随着电路板技术的发展及大规模生产，多层电路板的使用将变得越来越广泛。例如，在超高速数据采集系统中，采用10层电路板，它们分别为：顶部元件层、数字地和模拟地层、数字连线层、5.2V电源层、5V和2V电源层、数字连线层、数字地和模拟地层、数字和模拟连线层、数字地和模拟地层以及底部元件层。顶层和底层都焊有元件。又如，采用6层电路板，通常的分配方案为：顶部元件层（信号层）、电源层、信号层、信号层、地层、底部元件层（信号层）。二、电源

31、电路电磁干扰分析及相应抑制措施二、电源电路电磁干扰分析及相应抑制措施 电磁兼容（EMC）是指对电磁环境进行设计的学科领域，通过研究和分析预测电磁干扰，提供抑制干扰的有效技术，进行合理设计，从而使电子系统和设备在共同的电磁环境中不受干扰的影响而相容地正常工作。电磁兼容的研究对象就是电磁干扰。随着电子系统和设备数量的逐渐增多和性能的不断提高，电磁干扰将越来越严重。而电源电路作为任何电子设备所不可缺少的部分，其性能的好坏直接关系到了设备性能的优劣。对电源电路系统来讲，电磁干扰可分为辐射型和传导型。辐射型干扰表现为电场或磁场的形式，而传导型干扰总是以电压或电流的形式来表现。电源电路中功率器件的切换或电

32、源电压的波动过程，可以在连线上产生很大的干扰信号，它可以耦合到其它连线上造成电磁干扰。因而元件的选择对于控制电磁干扰（EMI）至关重要，而且电路板的布局和连线也具有同等重要的影响。三、多层布线对抑制电磁干扰的作用三、多层布线对抑制电磁干扰的作用 这里从布线的角度，针对多层布线在抑制电磁干扰方面的作用加以分析。高速布线中的一些规则高速布线中的一些规则高速信号线要短，信号线和信号回路线所形成的环 路面积要最小。为避免信号线之间的相互串扰，两条信号线切忌平 行，而应采取垂直交叉方式；或者拉开两线之间的 距离；也可在两条平行的信号线之间增设一条地线。连线和电源线的走向尽量与数据传输方向垂直。地线的设计

33、不应该断开，而应该设计成环路，这样可以避免地线上出现较大的电位差而引起地电位波动，导致信号波形产生振荡、电路误动作。敏感线四周加地线保护；注意电平、速度匹配，流有余量；串接匹配电阻，减小反射；输出尽量靠近GND，而远离VCC；同一性质的信号线（如数据线；地址线）可以平行，但间距尽量大。上面给出了布线的一些规则。采用单面板、双面板设计电源电路时有些规则并不能得到很好地实现。多层布线的使用弥补了这些不足。高密度的电源电路板上，两个或更多导体靠得比较近时，它们之间存在容性耦合，一个导体上的大幅度电压变化会向其它导体耦合电流。一般可以通过增加它们之间的距离或在导体之间增加一条接地线来消除耦合，但应该保

34、证接地层不向电路的敏感部分耦合噪声，否则会对敏感电路产生不可忽视的影响。采用多层布线方式，电源、地线和信号分别占有独立的层面，这样由整个层面构成的电源线和接地线阻抗相当低。电路板的分布电容由各层之间的距离和介电系数来决定，约为101000pFcm2。地线、电源层的上下表面经过绝缘处理，既能预防线路板向外辐射噪声，又能防止线路板接受外来噪声；同时，电源线被密封在板内，几乎不接受任何外来噪声，而且内部几个供电面之间有很大的静电电容，形成阻抗极低的供电线路，极大地提高了抗噪性能。6.7 系统信号完整性分析与软件仿真系统信号完整性分析与软件仿真 高速电路的设计与实现需要正确的原理图设计、合理的软硬件划

35、分、精心的布局布线、高频电路的分析仿真以及加工制造的可靠性分析。其中高速电路的分析是极其重要的环节，它可以在PCB板加工之前对其高速部分进行软件分析与仿真，使设计者在设计中随时观察关键线网的信号波形，并在需要时采取必要的方法保证信号的质量。信号的完整性分析包括串扰、下冲、过冲、振铃、单调性等多方面的要求，信号由源端通过导体到达终端时其信号质量是否满足信号完整性要求是高速系统分析的重点。比如使用Cadence公司的高速PCB分析软件SpectrumQuest对系统高频信号部分进行了基于IBIS模型的信号完整性分析，有效的缩短了设计周期。在设计中，首次进行仿真分析时暴露出许多严重的信号完整性问题。

36、比如，过高的过冲和下冲，非单调性等问题，后来通过SpectrumQuest的仿真，选用了合适的端接电阻解决了这些问题。下图为不加端接电阻时DSP1 数据线ED（19）在125MHz时钟下的波形。DSP的数据线ED（19）与SBSRAM，和数据缓冲器SN74ALVC16245相连。当不加端接电阻时在SBSRAM和SN74ALVC16245上信号的过冲，达到了4.2V，超过了ALVC器件的输入电压范围，有可能将其损坏。下图为加入33欧姆端接后DSP1 数据线ED（19）在125MHz时钟下的波形。信号过冲明显减小，过冲没有超过3.3V，符合ALVC器件的输入电压范围，满足设计要求。图7.10为加入100欧姆端接后DSP1 数据线ED（19）在125MHz时钟下的波形。信号虽然过冲减小，只有2.4V但是信号的延迟时间明显加大，为1.6ns。这样可能使DSP读 写SBSRAM的时序，不能满足要求。经过EDA软件SpectrumQuest的仿真，最后确定采用33欧姆的端接电阻，有效解决了这个问题。