等离子体对90nm工艺MOS器件的损伤.pdf

《等离子体对90nm工艺MOS器件的损伤.pdf》由会员分享，可在线阅读，更多相关《等离子体对90nm工艺MOS器件的损伤.pdf（4页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第 2 8卷第 1期 2 0 0 7年 1月 半导体学报 CHI NES E J OURNAL OF S EMI CoNDUCToRS Vo1 28 No 1 Ja n，2 00 7 等离子体对 9 0 n m 工艺 MOS器件的损伤*唐 瑜t 郝 跃 孟志琴 马晓华 (西安电子科 技大学 宽禁带半导体材料 与器件教育部重点实验室，西安7 1 0 0 7 1)摘要：研究 了等离子体工 艺对 9 0 n m铜大马士革工艺器件 的损 伤 对 n MOS F E T和 p MOS F E T分别进行 了 HC I 和 NB TI 应力实验，实验结果证 明天线 比仍是反应 等离子体损伤重要 的标准且通

2、孔 天线结 构器件 的损伤最 大，并 从通 孔刻蚀工艺过程 中解 释其原因 关键 词：等离子体损 伤；天线结构；通孔；铜大马士革工艺 EEACC：2 55 0 F；2 5 60 中图分类号：T N 4 3 2 文献标识码：A 文章编号：0 2 5 3 4 1 7 7(2 0 0 7)0 1 0 0 9 2-0 4 1 引言 随着 VL S I 芯 片尺寸不 断减 小和速 度不 断提 高，功耗的问题也越来越严重，与此同时加工的复杂 性迅速增加，使得等离子工艺 已经成为现代大规模 I c制造工业不可缺少的部分，更细 的线条和更好 的 图形对加工工艺的严格要求，使高密度等离子技术 的应用越来越重要

3、但是，基于等离子技术的工艺容 易在加工过程中在导体层面上集聚电荷 实验 数据 表明，这种电荷的积累会影响薄栅氧化层的性能，使 栅氧的各种 电学参数如氧化层 中的固定电荷、界面 态密度、平带电压及栅漏电流等退化，严重时甚至会 造成器件 的失效，这被称为“天线效应”(也被 称为“等离子导致栅氧损伤”)1 另外对器件的可靠性也 产 生 重 大 影 响，如 n MOS F E T 热 载 流 子 可 靠 性(HC)2。和 p MOS F E T 负 偏 压 不 稳 定 性(NB TI)_ 4 本文 分别对 n MOS F E T 和 p MOS F E T施 加 HC I 和 NB TI 应力来研究充

4、 电损伤对 9 0 n m 工 艺可靠性 的影响 2实验 与讨论 实 验 样 品 采 用 9 0 n m 工 艺 下 栅 氧 厚 度 为 l _ 4 ri m、宽长 比为 l O m O 1 m 的 MoS器件，且采 用 7层金属布线 的大马士革 C u互连工艺 所有的 实验器件都经过 No退火，并采用 S T I 隔离 为了放 大等离子体 的充电损伤，通常在栅电极上引出大面 积 的导线区，加强等离子体工艺过程中的电荷收集，这种结构被形象地称为“天线”实验样 品采用 2种*国家 自然科学基金资助项 目(批准号：6 0 5 0 6 0 2 0)t通信作者 E ma i l：y t a n g 8

5、 2 y a h o o c o m c n 2 0 0 6 0 8-1 6收到，2 0 0 6-0 9-0 7定稿 天线 结 构，如图 1所 示 口口 I 口口 1 _ I l l I I m 图 1 天线 结构示 意图(a)金属 天线；(b)通孔天线 Fi g 1 S c h e ma t i c d i a g r a m o f a n t e n n a s t r u c t u r e (a)M e t a l s t r u c t u r e；(b)Vi a s t r u c t u r e 金属天线采用 M1和 M2(即天线加在第 1 和第 2层金属上)两种结构，通孑 L

6、 天线则采用 M1 Vi a 1 M2(天线加在第 1层层间介质上，以下简称 Vi a 1)结构 天线 比有 2 种，分别为 4 0 0和 4 0 0 0，金属天线 的周长分别为 4 2 0和 4 2 0 0 m 通 孑 L 天线上分 别有 1 6 0 0和 1 6 0 0 0个通 孔 实验 仪器采用 HP 4 1 5 6 B半 导体参数分析仪 2 1 天线 比对 器件 的影 响 选择 2种天线 比(AR：4 0 0 4 0 0 0)的金属天 线器件进行研究 对 n MOS F E T施加 HCI 应力，应 力条件为 V a=V ：1 8 V，应力时间为 l O 0 0 s 图 2(a)显示不

7、 同天线 比的 n MOS F ET的跨导 曲线几乎不变，这是 由于灰化工艺后 的金属退火工 艺几乎完全“消除”了等离子体工艺 中产生 的陷阱，使氧化层中悬挂键 的数量大大减少，形成许多 S i 2 0 0 7中国电子学会 维普资讯 http:/ 第 1期 唐瑜 等：等离子体对 9 0 n m工艺 MO S器件的损伤 H键，使缺陷变为潜在 的，在测量 中不 会对器件 电 特性产生影 响 图 2(b)在施 加 l O 0 0 s的 HCI 应 力 后，天线 比越大的器件跨导越小，且相对于参考器件 具有大天线比的器件跨导退化较大 实验表明 HCI 应 力释 放 了样 品 中由于退 火工 艺 而转

8、为潜 在 的界面 态，使栅对沟道的控制能力减弱，从而使更大的天线 比的器 件具 有 更小 的漏 电流 图 2(a)HC I应力前 不 同天线 比 n MOS F ET跨导 与栅压 的 曲线；(b)HCI 应力后不同天线比 n MO S F E T跨导与栅压的曲 线 F i g 2 (a)g V c u r v e f o r d i f f e r e n t a n t e n n a r a t i o d e v i c e s b e f o r e HCI s t r e s s；(b)g V c u r v e f o r d i f f e r ent a nt e nna r

9、a t i o de vi c e s af t er H CI s t r e s s 图 3是饱和漏电流退化率与应力 时间的关系 图中显示更 大天线 比的器件漏 电流的退化 更为严 重 由于这些潜在 的陷阱，化学键变得更弱，并且影 响了周围的晶格结构，使周 围的化学键也受到影响，使晶格结构不再紧密，容易受到外加应力的影响 7 在施加了 HCI 应 力后，由于这些化学键更加脆弱，容易被高能 电子打破，陷阱重新被激活 在工艺 中，具有更大的天线 比的器件，栅氧化层电子陷阱和界 面态产生也就更多，在 HCI 应力过程 中电子陷入其 中，减小了氧化层 电场，从而影响了漏电流的变化，使得天线 比越大

10、的器件漏 电流退化越严重 也就是 说，较大的栅天线会收集更多的等离子体 电流，造成 更多的陷阱 从以上讨论可 以得 出，在 9 0 n m 工艺 中天线 比 仍是衡量等离子体损 伤的重要标准，所 以在 电路设 薯 图 3 对不 同天线 比 n MOS F E T施加 1 0 0 0 s HC I 应 力时的 J d 退化 Fi g 3 De gr a da t i on i n l d ve r s u s s t r es s t i me f or di f f er ent a nt e nna r a t i o n M 0SFETS i n HCI s t r e s s 计 中必须

11、考虑“天线效应”对 电路可靠性的影响 目 前在实际设计中，一般 阈值天线 比小于 4 0 0，可采用“跳线法”和“添加反偏二极管”来消除天线效应嘲 2 2 不 同天 线层 对器件 的 影响 选取 M1，M2和 Vi a l 天 线 的器 件进 行 研究，天 线 比均 为 4 0 0 0 同样 对 n MO S F E T施 加 1 0 0 0 s的 HC I 应力，应力条件为 V =V =1 8 V，应 力时间 为 1 0 0 0 s 另外对 p MOS F E T施加 NB T I 应力，应力 条件为 V =一1 8 V，其余 电极 接地，应力 时间为 5 0 0 0 s，实验 温度 为 1

12、 2 0 图 4是施加 1 0 0 0 s HC I应力之后不 同天线层 n MOS F E T最 大跨 导退 化 图 从 图 中看 出，退 化 最 大 O 1 8 O 1 6 O 1 4 O 1 2 旦 o 1 0 0 0 8 O O 6 0 0 4 O O 2 O Vi a l M 2 M l Ref An t e n na t y p e 图 4 HC I 应力后不 同天线层 n MO S F E T跨导退化 Fi g 4 Deg r a d at i on i n g f or di f f e r e nt a nt enn a t y p e nM 0SFETS a f t e r

13、 HCI s t r es s 的是Vi a l天 线 结 构 的 器 件，其 跨 导 退 化 了 0 1 7 mS，而参考器件跨导退化只有 0 0 1 mS 图 5是 不同天线层器件饱和漏电流退化率与应力时间关系 图，同样 说 明 Vi a l天 线器件 的退化 最 为严重 对 p MOS F E T施加 NB TI 应 力后，不 同器件 和饱 维普资讯 http:/ 半导体学报 第 2 8卷 3 图 5 不 同天线层 n MOS F E T漏电流退 化与应 力时间的关系 Fi g，5 De g r a da t i on i n J d 蛆 I ve r s u s s t r e s s

14、 t i me f o r di f f e r e nt a nt e nna t yp e nM OSFETs i n HCI s t r es s 和漏 电流，曲 退 化 分 别 如 图 6，7所 示 所 有 具 有 天 线 的器件的退化都 比参考器件大，这是 因为等离子 图 6 不 同天线层 p MOS F E T在 NB T I 应力下 tb 退化 Fi g，6 De gr a da t i on i n Vlb v er s u s s t r e s s t i me f o r d i f f e r e nt a nt e nna t yp e pM OSFETs i n N

15、BTI s t r e s s 图 7不同天线层 p MOS F E T饱和 漏 电流 随 NB T I应力 时间 的退化 Fi g 7 De gr a da t i on i n J d s a l ve r s u s s t r e s s t i me f or di f f e r e nt an t enna t y pe pM OSFETs i n NBTI s t r e s s 体工艺过程 中的充电损伤使得具有天线的器件产生 更多的界面态，退火使得缺陷变为潜在的，形成很多 S i H键，在界 面处氢的浓度大大增加 施 加 N B T I 应力后充电损伤的器件退化也就更大 图中

16、还显示 Vi a l 天线器件退化最大，所以说明 Vi a l 器件充电损 伤更为严重 这说明在 C u l o w k大马士革工艺 中通孑 L 天线 较金属天线对器件的损伤更为严重，而在 Al 布线工 艺中等离子体损伤主要发生在金属刻蚀工艺中 铜布线大马士革工艺主要包括以下几个工艺步 骤：(1)在前层的互连层平面上淀积一层薄的刻蚀 停止层和厚 的互连介质(绝缘)层材 料(b l a c k d i a mo n d)，如 图 8(a)所示；一 一 一 (f)图 8 C u l o w k大马士革工艺 流程示意 图(a)淀积刻蚀停止层和 l o w-k介质；(b)刻蚀通孔；(c)刻蚀 引线沟槽

17、；(d)去掉 刻蚀停止层#(e)溅射势垒和晶籽层；(f)填充 Cu和 C MP Fi g 8 S c h e ma t i c o f t h e Da ma s c e n e p r o c e s s f l o w f o r c o p p e r l o w k(a)Et c h a n d l o w k d e p o s i t；(b)Vi a e t c h；(c)Tr e n c h e t c h；(d)Et c h s t o p b a r r i e r o p e n；(e)Ba r r i e r s e e d d e p o s i t；(f)Cu p l

18、 a t i n g a n d CM P 维普资讯 http:/ 第 1 期 唐瑜等：等离子体对 9 0 n m 工艺 MO S器件 的损 伤 9 5 (2)以光刻胶作为掩膜刻蚀通孔，由于刻蚀停止 层的高刻蚀选择性，通孔刻蚀过程将在停 止层 自动 停止，如图 8(b)所示；(3)以光刻胶作 为掩膜，刻 蚀引线沟槽，如 图 8 (c)所 示；(4)除去 刻 蚀停 止层，如 图 8(d)所 示；(5)溅射淀积 金属势垒(阻挡)层 和 C u的籽 晶 层，在溅射淀积金属势垒层和 C u的籽晶层之前，必 须有效清洁介质通孔、沟槽和表面的刻蚀残 留物(主 要 是 C u离 子)，如 图 8(e)所 示

19、；(6)利用电镀等工艺进行填充淀积直至通孔和 沟槽中填满 C u为止，利用 C MP去除沟槽 和通孔之 外的 C u，再进行有效清洁后淀积介质势 垒层材料，然后 开始 下一 互连 层 的制 备，如 图 8(f)所示 从 等离子体损 伤的角度来看，只要是导体直接 暴露在等离子体工艺下，就会对器件造成损伤 对于 通孔刻蚀工艺而言，产生损伤有 3个工艺步骤：(a)刻蚀阻挡层的淀积，采用等离子体增强化学气相淀 积(P E C VD)工艺；(b)去掉刻 蚀阻挡层；(c)淀积金 属势垒(阻挡)层，采用射频高离子化 的等离子体 由 于等离子体的均匀性难以保证，使得暴露 的导体表 面在工艺过程中积聚了大量 的

20、电荷，电荷积 累会对 栅氧产生损伤 步骤(a)产生的损伤 由金属天线面积 决定，而(b)和(c)产生的损伤都是 由通孔天线面积 来决定 所 以在 C u l o w k大 马士革工 艺中通孔刻 蚀是产生等离子损伤的主要原 因，必须通过严格控 制通孔天线 比来防止器件的失效 3 结 论 通过对 9 0 n m C u大马士革工艺器件的研究，发 现天线比仍是反应等离子体损伤的重要原因，因此在 电路设计中要严格控制天线比 另外还发现与金属天 线相比通孔天线造成的损伤更大，所以在通孔刻蚀的 工艺中必须考虑充电损伤的影响，改进工艺步骤 参 考文 献 1 2 3 4 5 6 7 8 9 F a n g S

21、，M c Vi t t i e J Th i n o x i d e d a ma g e f r om g a t e c h a r g i n g d ur i n g p l a s ma p r o c e s s i n g I EEE El e c t r o n De v i c e Le t t，1 9 9 2，1 3(5)：2 8 8 Li Xi a o y u，Br o z e k T，Au m P，e t a 1 De g r a d e d CM OS h o t c a r r i e r l i f e t i me r ol e of p l a s ma e

22、t c h i ng i n d uc e d c h a r g i n g d a m a g e a n d e d g e d ama g e I RPS，1 9 9 5：2 6 0 Ra n g a n S，Kr i s hn a n S，A me r a s e k a r a A，e t a 1 A mo d e l f o r c ha n n e l h o t c a r r i e r r e l i a b i l i t y d e g r a d a t i o n d u e t o p l a s ma d a ma g e i n M OS d e v i c

23、 e s I RPS，1 9 9 9：3 7 0 M a t s u na g a N，Yo s h i na r i H。S h i b a t a H NBTI a n a l y s i s o f a n t e n n a p M OSF ET wi t h t h e r ma l l y r e c ov e r e d p l a s ma-i nd u c e d d a ma g e P 2 1 D，2 0 0 2：1 4 2 Ta n S S，Ch e n T，An g C。e t a 1 Ne g a t i v e-b i a s t e m p e r a t u

24、r e-i n-s t a b i l i t y(NBTI)f o r P -g a t e p M OS FET wi t h u l t r a-t h i n p l a s-ma-n i t r i d e d g a t e d i e l e c t r i c s P2 1 D，2 0 0 2：1 4 6 Kr i s h n a n A T，Re d dy V，Kr i s h n a n SI mp a c t o f c h a r g i n g d a ma g e o n n e g a t i v e b i a s t e mp e r a t ur e i n

25、 s t a b i l i t yI ED M Te c h n i c a l Di g e s t，2 0 0 1：3 9 3 1 Ch e n C F A c h a r a c t e r i z a t i o n mo d e l f o r c o n s t a n t c u r r e n t s t r e s s e d b ol t a g e-t i me c h a r a c t e r i s t i c s o f t h i n t h e r ma l o x i d e s g r o wn o n s i l i c o n s u b s t r

26、 a t e J App l P hy s，1 9 8 6，60(1 1)：3 9 2 6 Ya n g Xu，Hu a ng Li ng y i，Ye Qi n g，e t a 1 S o l u t i o n o f pr o c e s s a n t e n n a e f f e c t i n d e e p-s u b m icr o n d e s i g n Ch i ne s e J o u r na l of S e mi c o n d u c t o r s，2 0 0 4，2 5(7)：8 7 9(i n Ch i n e s e)杨 旭，黄 令 仪，叶青，等 深

27、亚微米设计 中天线效 应的消 除 半导体 学报，2 0 0 4，2 5(7)：8 7 9 S h o n eF，W uK，S h a w J Ga t e o x i d e c h a r g i n g a ndi t s e l i mi n a t i o n f or me t a l an t e n na c a p a c i t or a n d t r a n s i s t o r i n VLS I CM OS d o ub l e l a y e r me t a l t e c h n ol o g y S y mp o s i u m on VLS I Te c

28、h n ol o g y，1 9 8 9：7 3 Pl a s ma-I n du c e d Da ma g e o n 9 0 nm-Te c h no l o g y M OS FETs Ta ng Yu ，Ha o Yu e，M e ng Zhi qi n，and M a Xi a ohu a (Ke y L a b o r a t o r y o f t h e Mi n i s t r y o f E du c a t i o n f o，Wi d e B a n d Ga p S e mi c o nd u c t o r Ma t e r i a l s a nd De v i

29、 c e s，Xi d i an Un i v e r s i t y，Xi a n 7 1 0 0 7 1，Ch i n a)Ab s t r ac t：Pl a s ma i n du ce d d ama g e on 90 nm Cu d ua l Dama s c en e t e chn ol o gy d ev i c e s i s i nv es t i ga t e dExp er i me nt s on t he h ot c ar r i er s t r e s s f or nMOSFETs a nd NBTI s t r es s f or pM OSFETs

30、a r e c o ndu c t ed The ant enn a r a t i o i s s t i l l a s t a nda r d f o r de t e ct i ng pl a s ma i ndu c ed da mag e The v i a s t r u c t ur e s h ows mor e p l a s ma da mag e t ha n ot h er me t al s t r u c t ur e sThi s i s ex pl ai ned by t h e vi a f i r s t du al Damas c en e p r oc

31、 es s Ke y wor d s：pl a s ma i nd uc e d d ama g e；a nt e nna s t r uc t u r e；vi a；Cu du al Da mas c e ne t e ch nol ogy EEACC：2 5 50F；2 56 0 Ar t i c l e I D：0 2 5 3-4 1 7 7(2 0 0 7)0 1 0 0 9 2 0 4 *P r o j e c t s u p p o r t e d b y t h e N a t i o n a l Na t u r a l S c i e n c e F o u n d a t

32、i o n o f Ch i n a(No 6 0 5 0 6 0 2 0)t C o r r e s p o n d i n g a u t h o r E ma i l：y t a n g 8 2 y a h o o c o m c a Re c e i v e d 1 6 Au g u s t 2 0 0 6，r e v i s e d ma n u s c r i p t r e c e i v e d 7 S e p t e mb e r 2 0 0 6 2 0 0 7 Ch i n e s e I n s t i t u t e o f E l e c t r o n i c s 维普资讯 http:/