阻抗规格对电路板设计制造的影响.pdf

《阻抗规格对电路板设计制造的影响.pdf》由会员分享，可在线阅读，更多相关《阻抗规格对电路板设计制造的影响.pdf（26页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、 1 阻抗規格對電路板設計、製造之影響 摘要：阻抗在一般印刷電路板從業人員觀念裡，是一個既熟悉又陌生的名詞，熟悉的原因是 阻抗在產品規格中出現的頻率越來越高，且幾乎是高階電路板的必要規格；而陌生的原因是 阻抗是一個綜合的指標，是印刷電路板整體製程及管理能力的表現，如非經一番剖析，想要針對其良率改善亦不知如何著手。本文將從為何要作阻抗控制的原因出發，探討作阻抗板設計及製造時所將面臨的問題及解決方法，最後則以推測阻抗規格將對印刷電路板產業的影響作為本文結尾。一、前言：電子電子產業一般可粗分為三類：系統產品產業一般可粗分為三類：系統產品(system product)、電子元件、電子元件(elect

2、ronic device)、互連線、互連線(interconnect)。而其背後各有不同的驅動力量使該產業不斷的前進，對系統產品而言，其驅動力量來自於使用者對於產品輕薄短小、省電耐用、便宜又有個性的期待，一言以蔽之即 Nokia 所謂之科技始終來自於人性；其次對於電子元件而言，在本益比(performance to cost ratio)以十倍數提高的驅動力下，製程尺寸以平均每三年縮小為 70%的速度發展(Intel 前總裁 Andy Grove 在其所著十倍數時代一書中提及半導體產業的本益比平均每三年 2 向上提升十倍)，但伴隨著製程尺寸縮小而來卻有工作頻率提高、工作電壓降低、電晶體耗電量降

3、低、電壓容許雜訊降低等效應，導至在低頻時所不需要考慮的問題一一浮現，使得在設計上的複雜度提升(如附表 1-1)；對屬於互連線(interconnect)產業的印刷電路板而言，因其扮演在子系統 子系統或元件 元件間傳遞訊號的特性，為了滿足自系統產品及電子元件兩端而來的要求，使其有兩個主要的發展方向：1.高密度的印刷電路板：其主要技術為細線、小孔高密度的印刷電路板：其主要技術為細線、小孔、盲孔、埋孔。、盲孔、埋孔。2.高頻電子元件封裝基板，或高速電子產品之電路板：其主要技術為高頻電子元件封裝基板，或高速電子產品之電路板：其主要技術為低介電係數、低耗損材料、薄介電層厚度、精密的阻抗控制等。低介電係數

4、、低耗損材料、薄介電層厚度、精密的阻抗控制等。表 1-1 數位訊號頻率及其相關設計考量的關係 訊號頻率 線路電磁輻射的臨界線長 要求阻抗控制的臨界線長 不考慮雜訊控制的臨界線長 訊號週期時間 工作電壓 25 MHZ 24”12”18”9”12”6”9”4.5”8”4”7”3.5”6”3”5”2.5”4”2”Package 1-Board-Package 2-IC2)，其，其中當元件、封裝、電路板的阻抗不一樣時，不連續的介面即因運而生中當元件、封裝、電路板的阻抗不一樣時，不連續的介面即因運而生，Gnd loss dT var dVee IR loss(Z)Impedance Mismatch C

5、rosstalk(C)Switching Noise(L)圖 1-2 雜訊主要來自於互連線之寄生電阻、電容、電感及阻抗 5 所以阻抗控制其實就是讓系統中每一個部份都具有相同的阻抗值，而阻抗控制其實就是讓系統中每一個部份都具有相同的阻抗值，而其目其目的則在消除介面的反射雜訊。的則在消除介面的反射雜訊。如果阻抗並不匹配時，則介面將產生反射雜訊的大小ViZZZZVr0101，其中 Vr 為反射雜訊電壓，Vi 為入射雜訊電壓。而一般對電路板阻抗規格的訂定是以系統阻抗 Z0 ()%Z0 表示，現以兩個實例 10%和 5%比較其對反射雜訊所產生的影響，1.規格為 10%：ViViZZZZVr%7.4001

6、.1001.1 2.規格為 5%：ViViZZZZVr%4.20005.10005.1 所以當阻抗允許規格趨於嚴格時當阻抗允許規格趨於嚴格時，因阻抗不匹配所造成的系統雜訊也，因阻抗不匹配所造成的系統雜訊也會因此降低，會因此降低，而這也是為何在高速系統中印刷電路板阻抗規格日趨嚴格的主要原因，此外一片電路板上通常有許多的元件，所以改善了電法線 入射波 透射波 反射波 Z0 Z1 不反射 如果V S 圖 1-3 6 路板的阻抗控制，也等於改善了電路板與每一個元件間介面阻抗匹配的問題，這遠比改善每一元件或其包裝的阻抗匹配要容易得多，因此我們可推論阻抗控制在電路板設計及製造上的重要性將與日繼增。對於印刷

7、電路板阻抗控制而言，其核心問題主要有二：參考附圖 1-4 1.如何作好阻抗設計工作：即是讓所有阻抗分佈的平均值接近規格的中值，以統計品管的語言來說即設法讓 Ca=0(如附圖 1-4 之右圖)，此工作目標最終一定可以達成，至少可以靠不斷試產並根據試產的阻抗平均值結果更改設計而達成。2.如何作好阻抗製造工作：即讓阻抗分佈如右圖般有較窄的分佈，而非如左圖般較寬的分佈，以統計品管的語言來說即設法讓 sigma 縮小，此項工作不光是直接影響到電路板阻抗的良率，也會間接的影響到系統的穩定性，因為如左圖的分佈，電路板阻抗在規格邊緣的比例遠大於右圖，也就是說電路板有更大的機會產生更多的雜訊。規格規格規格好的阻

8、抗設不良的阻抗阻抗不合圖 1-4 7 二、電路板阻抗設計：在印刷電路板中常見的線路結構主要有以下三種：Microstripline,Stripline,Dual-stripline，而其阻抗值可以分別由下列所對應之半經驗公式求得近似值，如圖 2-1。由以上可知，阻抗設計簡單來說就是找一組參數(介電係數 Er,線寬W,介電層厚度 H,銅厚 T)的組合，使這組參數代入公式中可以命中規格中值。但上述的半經驗公式因在其推導過程有些假設，使其應用範圍受到局限，同時也造成了預測值與實際值的的誤差，如 Microstripline:Impedance Stripline:Impedance Dual_str

9、ipline:Impedance 8.098.541.187TWHLnErZ8.09.160TWDLnErZ8.0)2(9.1)(41 80TWTALnTBAAErZTraceDielectricGround PlaneWTHTraceTraceGround PlaneGround Plane DielectricWAABTDTraceGround PlanePower PlaneWT圖 2-1 8 Microstipline 公式的應用範圍為 2Er15，0.1W/H3.0，且表面不蓋綠漆，在覆蓋綠漆後，阻抗值將降低，其如圖 2-2 所示；Stripline 的公式假設為線路上下的絕緣層厚度

10、相等，且應用範圍為 W/H 0.7，T/H 介電係數介電係數 線寬線寬 銅厚，而前面兩項又取決於銅厚，而前面兩項又取決於材料供應商，所以要做精確阻抗控制的首要工作，即為找一家製程穩材料供應商，所以要做精確阻抗控制的首要工作，即為找一家製程穩定的材料供應定的材料供應商並作好進料檢驗工作，而不是一頭栽到製程中去改善商並作好進料檢驗工作，而不是一頭栽到製程中去改善壓板介電層厚度或線寬、銅厚變異等事倍功半的工作。壓板介電層厚度或線寬、銅厚變異等事倍功半的工作。接下來將進一步分析，在不同的阻抗規格下，製程中的介電層厚度、線寬及銅厚變化率對阻抗不合格率之影響。Microstripline：由(式 3-6)

11、17)8.08.0(41.18741.12TWTWHHErErErZZ 可以推得 8.098.5ln/)8.08.08.0(41.121(%)TWHTWTTWWHHErErZZ 下表是不同阻抗值(50,60,75)在不同的允收規格(10%,7.5%,5%)下，材料介電係數變化在 5%或 10%時，印刷電路板製程中介電層厚度、線寬及銅厚可允許的最大變化區間。dH/H -0.71*dW/W -0.29*dT/T if W=3T dH/H -0.76*dW/W -0.24*dT/T if W=4T dH/H -0.8*dW/W -0.2*dT/T if W=5T Impedence Toleranc

12、e Er dEr dEr/Er dH/H -0.8*dW/(0.8W+T)+dT/(0.8W+T)50 10%4.0 0.20 5.0%10.90%50 10%4.0 0.40 10.0%8.43%60 10%4.0 0.20 5.0%13.08%60 10%4.0 0.40 10.0%10.11%75 10%4.0 0.20 5.0%16.34%75 10%4.0 0.40 10.0%12.64%50 7.5%4.0 0.20 5.0%7.55%50 7.5%4.0 0.40 10.0%5.08%60 7.5%4.0 0.20 5.0%9.07%60 7.5%4.0 0.40 10.0%6.

13、10%75 7.5%4.0 0.20 5.0%11.33%75 7.5%4.0 0.40 10.0%7.63%50 5.0%4.0 0.20 5.0%4.21%50 5.0%4.0 0.40 10.0%1.74%60 5%4.0 0.20 5.0%5.06%60 5%4.0 0.40 10.0%2.09%75 5%4.0 0.20 5.0%6.32%75 5%4.0 0.40 10.0%2.61%外層線路阻抗規格及所允許之製程變異 18 接下來我們將利用常態分佈將 KTWTTWWHH8.08.08.0，K 為上表所示變化區間(式 3-17)，適切的轉換為介電層厚度變化HH，線寬變化WW及銅厚變

14、化TT與不良率之關係。為了簡化問題，我們假設線寬為銅厚的 5 倍，即 W=5T，則(式 3-17)可改寫為 KTTWWHH2.08.0(式 3-18)假設製程是常態分佈，則製程變異將可以圖 3-2 表示，99.7%將落入3的區域內。結合(式 3-18)即 32.08.0KTTWWHH 時約將產生 0.3%的阻抗不良率。19 利用 22222)3(TWHtotal 的關係，我們再假設 3)2.0()8.0()(TTWWHHTWH，則我們可以確信 32.08.0KTTWWHH，如此一來我們即可以順利推論當 介電層厚度變化 KKHH58.031 線寬變化KKWW72.0318.01 銅厚變化KKTT

15、89.2312.01 時，阻抗不良率將小於 0.3%。圖 3-2 20 此處 為一個標準差，H、w、T 為全距的一半。接下來我們再以另一狀況分析，如果製程變異3)2.0()8.0()(KTTWWHHTWH 時，則因22222)3(3TWHtotal 的關係，即33total，如此將產生多少的不良率呢？如圖 3-3 所述超過 3 虛線外之分佈。由圖3-2 可知，約 3%的分佈介於-3 到-2之間，其平均值為-2.5 13%的分佈介於-2 到-1之間，其平均值為-1.5 圖 3-3 dZ/Z0.2dT/T0.8dW/WdH/H 21 34%的分佈介於-1 到 0 之間，其平均值為-0.5 34%的

16、分佈介於 0 到 1 之間，其平均值為 0.5 13%的分佈介於 1 到 2之間，其平均值為 1.5 3%的分佈介於 2 到 3之間，其平均值為 2.5 由(式 3-18)阻抗允收規格為 3)2.08.0(KTTWWHH 現在製程變異假設 3)2.0()8.0()(KTTWWHHTWH 由下表 3-1 列出所有製程變異的可能性，其中3)2.0()8.0()(TTWWHHTWH 製程變異的組合即為超出阻抗規格的不良品，然後我們在表 3-2 套用前述假設計算產生不良品的機率。22 阻抗相關製程變異分佈配置表 Sum Sum Sum Sum Sum Sum-2.5-2.5-2.5-7.5-1.5-2

17、.5-2.5-6.5-0.5-2.5-2.5-5.5 0.5-2.5-2.5-4.5 1.5-2.5-2.5-3.5 2.5-2.5-2.5-2.5-2.5-2.5-1.5-6.5-1.5-2.5-1.5-5.5-0.5-2.5-1.5-4.5 0.5-2.5-1.5-3.5 1.5-2.5-1.5-2.5 2.5-2.5-1.5-1.5-2.5-2.5-0.5-5.5-1.5-2.5-0.5-4.5-0.5-2.5-0.5-3.5 0.5-2.5-0.5-2.5 1.5-2.5-0.5-1.5 2.5-2.5-0.5-0.5-2.5-2.5 0.5-4.5-1.5-2.5 0.5-3.5-0

18、.5-2.5 0.5-2.5 0.5-2.5 0.5-1.5 1.5-2.5 0.5-0.5 2.5-2.5 0.5 0.5-2.5-2.5 1.5-3.5-1.5-2.5 1.5-2.5-0.5-2.5 1.5-1.5 0.5-2.5 1.5-0.5 1.5-2.5 1.5 0.5 2.5-2.5 1.5 1.5-2.5-2.5 2.5-2.5-1.5-2.5 2.5-1.5-0.5-2.5 2.5-0.5 0.5-2.5 2.5 0.5 1.5-2.5 2.5 1.5 2.5-2.5 2.5 2.5-2.5-1.5-2.5-6.5-1.5-1.5-2.5-5.5-0.5-1.5-2.5-4

19、.5 0.5-1.5-2.5-3.5 1.5-1.5-2.5-2.5 2.5-1.5-2.5-1.5-2.5-1.5-1.5-5.5-1.5-1.5-1.5-4.5-0.5-1.5-1.5-3.5 0.5-1.5-1.5-2.5 1.5-1.5-1.5-1.5 2.5-1.5-1.5-0.5-2.5-1.5-0.5-4.5-1.5-1.5-0.5-3.5-0.5-1.5-0.5-2.5 0.5-1.5-0.5-1.5 1.5-1.5-0.5-0.5 2.5-1.5-0.5 0.5-2.5-1.5 0.5-3.5-1.5-1.5 0.5-2.5-0.5-1.5 0.5-1.5 0.5-1.5 0

20、.5-0.5 1.5-1.5 0.5 0.5 2.5-1.5 0.5 1.5-2.5-1.5 1.5-2.5-1.5-1.5 1.5-1.5-0.5-1.5 1.5-0.5 0.5-1.5 1.5 0.5 1.5-1.5 1.5 1.5 2.5-1.5 1.5 2.5-2.5-1.5 2.5-1.5-1.5-1.5 2.5-0.5-0.5-1.5 2.5 0.5 0.5-1.5 2.5 1.5 1.5-1.5 2.5 2.5 2.5-1.5 2.5 3.5-2.5-0.5-2.5-5.5-1.5-0.5-2.5-4.5-0.5-0.5-2.5-3.5 0.5-0.5-2.5-2.5 1.5-0

21、.5-2.5-1.5 2.5-0.5-2.5-0.5-2.5-0.5-1.5-4.5-1.5-0.5-1.5-3.5-0.5-0.5-1.5-2.5 0.5-0.5-1.5-1.5 1.5-0.5-1.5-0.5 2.5-0.5-1.5 0.5-2.5-0.5-0.5-3.5-1.5-0.5-0.5-2.5-0.5-0.5-0.5-1.5 0.5-0.5-0.5-0.5 1.5-0.5-0.5 0.5 2.5-0.5-0.5 1.5-2.5-0.5 0.5-2.5-1.5-0.5 0.5-1.5-0.5-0.5 0.5-0.5 0.5-0.5 0.5 0.5 1.5-0.5 0.5 1.5 2

22、.5-0.5 0.5 2.5-2.5-0.5 1.5-1.5-1.5-0.5 1.5-0.5-0.5-0.5 1.5 0.5 0.5-0.5 1.5 1.5 1.5-0.5 1.5 2.5 2.5-0.5 1.5 3.5-2.5-0.5 2.5-0.5-1.5-0.5 2.5 0.5-0.5-0.5 2.5 1.5 0.5-0.5 2.5 2.5 1.5-0.5 2.5 3.5 2.5-0.5 2.5 4.5-2.5 0.5-2.5-4.5-1.5 0.5-2.5-3.5-0.5 0.5-2.5-2.5 0.5 0.5-2.5-1.5 1.5 0.5-2.5-0.5 2.5 0.5-2.5 0

23、.5-2.5 0.5-1.5-3.5-1.5 0.5-1.5-2.5-0.5 0.5-1.5-1.5 0.5 0.5-1.5-0.5 1.5 0.5-1.5 0.5 2.5 0.5-1.5 1.5-2.5 0.5-0.5-2.5-1.5 0.5-0.5-1.5-0.5 0.5-0.5-0.5 0.5 0.5-0.5 0.5 1.5 0.5-0.5 1.5 2.5 0.5-0.5 2.5-2.5 0.5 0.5-1.5-1.5 0.5 0.5-0.5-0.5 0.5 0.5 0.5 0.5 0.5 0.5 1.5 1.5 0.5 0.5 2.5 2.5 0.5 0.5 3.5-2.5 0.5 1

24、.5-0.5-1.5 0.5 1.5 0.5-0.5 0.5 1.5 1.5 0.5 0.5 1.5 2.5 1.5 0.5 1.5 3.5 2.5 0.5 1.5 4.5-2.5 0.5 2.5 0.5-1.5 0.5 2.5 1.5-0.5 0.5 2.5 2.5 0.5 0.5 2.5 3.5 1.5 0.5 2.5 4.5 2.5 0.5 2.5 5.5-2.5 1.5-2.5-3.5-1.5 1.5-2.5-2.5-0.5 1.5-2.5-1.5 0.5 1.5-2.5-0.5 1.5 1.5-2.5 0.5 2.5 1.5-2.5 1.5-2.5 1.5-1.5-2.5-1.5 1

25、.5-1.5-1.5-0.5 1.5-1.5-0.5 0.5 1.5-1.5 0.5 1.5 1.5-1.5 1.5 2.5 1.5-1.5 2.5-2.5 1.5-0.5-1.5-1.5 1.5-0.5-0.5-0.5 1.5-0.5 0.5 0.5 1.5-0.5 1.5 1.5 1.5-0.5 2.5 2.5 1.5-0.5 3.5-2.5 1.5 0.5-0.5-1.5 1.5 0.5 0.5-0.5 1.5 0.5 1.5 0.5 1.5 0.5 2.5 1.5 1.5 0.5 3.5 2.5 1.5 0.5 4.5-2.5 1.5 1.5 0.5-1.5 1.5 1.5 1.5-0

26、.5 1.5 1.5 2.5 0.5 1.5 1.5 3.5 1.5 1.5 1.5 4.5 2.5 1.5 1.5 5.5-2.5 1.5 2.5 1.5-1.5 1.5 2.5 2.5-0.5 1.5 2.5 3.5 0.5 1.5 2.5 4.5 1.5 1.5 2.5 5.5 2.5 1.5 2.5 6.5-2.5 2.5-2.5-2.5-1.5 2.5-2.5-1.5-0.5 2.5-2.5-0.5 0.5 2.5-2.5 0.5 1.5 2.5-2.5 1.5 2.5 2.5-2.5 2.5-2.5 2.5-1.5-1.5-1.5 2.5-1.5-0.5-0.5 2.5-1.5 0

27、.5 0.5 2.5-1.5 1.5 1.5 2.5-1.5 2.5 2.5 2.5-1.5 3.5-2.5 2.5-0.5-0.5-1.5 2.5-0.5 0.5-0.5 2.5-0.5 1.5 0.5 2.5-0.5 2.5 1.5 2.5-0.5 3.5 2.5 2.5-0.5 4.5-2.5 2.5 0.5 0.5-1.5 2.5 0.5 1.5-0.5 2.5 0.5 2.5 0.5 2.5 0.5 3.5 1.5 2.5 0.5 4.5 2.5 2.5 0.5 5.5-2.5 2.5 1.5 1.5-1.5 2.5 1.5 2.5-0.5 2.5 1.5 3.5 0.5 2.5 1

28、.5 4.5 1.5 2.5 1.5 5.5 2.5 2.5 1.5 6.5-2.5 2.5 2.5 2.5-1.5 2.5 2.5 3.5-0.5 2.5 2.5 4.5 0.5 2.5 2.5 5.5 1.5 2.5 2.5 6.5 2.5 2.5 2.5 7.5 表 3-1 其中顏色標示者為阻抗不良品的製程阻合 23 表 3-2 在表 3-2 中，我們可以看到 分佈在-的比例為 41.75%分佈在-2 -和 2 的比例為 31.02%因製程能力不足所導致阻抗超出規格的報廢率標準差-7.5-6.5-5.5-4.5-3.53.54.55.56.51(-2.5,-2.5-2.5)(-2.5,-

29、2.5,-1.5)(-2.5,-2.5,-0.5)(-2.5,-2.5,0.5)(-2.5,-2.5,1.5)(2.5,2.5,-1.5)(2.5,2.5,-0.5)(2.5,2.5,0.5)(2.5,2.5,1.5)2(-2.5,-1.5,-2.5)(-2.5,-0.5,-2.5)(-2.5,0.5,-2.5)(-2.5,1.5,-2.5)(2.5,-1.5,2.5)(2.5,-0.5,2.5)(2.5,0.5,2.5)(2.5,1.5,2.5)3(-1.5,-2.5,-2.5)(-0.5,-2.5,-2.5)(0.5,-2.5,-2.5)(1.5,-2.5,-2.5)(-1.5,2.5,2

30、.5)(-0.5,2.5,2.5)(0.5,2.5,2.5)(1.5,2.5,2.5)4(-2.5,-1.5,-1.5)(-2.5,-1.5,-0.5)(-2.5,-0.5,-0.5)(2.5,0.5,0.5)(2.5,1.5,0.5)(2.5,1.5,1.5)5(-1.5,-2.5,-1.5)(-2.5,-0.5,-1.5)(-0.5,-2.5,-0.5)(0.5,2.5,0.5)(2.5,0.5,1.5)(1.5,2.5,1.5)6(-1.5,-1.5,-2.5)(-1.5,-2.5,-0.5)(-0.5,-0.5,-2.5)(0.5,0.5,2.5)(1.5,2.5,0.5)(1.5,1

31、.5,2.5)7(-1.5,-0.5,-2.5)(-2.5,-1.5,0.5)(2.5,1.5,-0.5)(1.5,0.5,2.5)8(-0.5,-1.5,-2.5)(-2.5,0.5,-1.5)(2.5,-0.5,1.5)(0.5,1.5,2.5)9(-0.5,-2.5,-1.5)(-1.5,-2.5,0.5)(1.5,2.5,-0.5)(0.5,2.5,1.5)10(-1.5,-1.5,-1.5)(-1.5,0.5,-2.5)(1.5,-0.5,2.5)(1.5,1.5,1.5)11(0.5,-2.5,-1.5)(-0.5,2.5,1.5)12(0.5,-1.5,-2.5)(0.5,-1.

32、5,-2.5)13(-1.5,-1.5,-0.5)(1.5,1.5,0.5)14(-1.5,-0.5,-1.5)(1.5,0.5,1.5)15(-0.5,-1.5,-1.5)(0.5,1.5,1.5)(2.5,2.5,2.5)x 2 ,0.03 x 0.03 x 0.03 x 2 =0.01%7.5(2.5,2.5,1.5)x 6 ,0.03 x 0.03 x 0.13 x 6 =0.07%6.5(2.5,2.5,0.5)x 6 ,0.03 x 0.03 x 0.34 x 6 =0.18%5.541.75(2.5,1.5,1.5)x 6 ,0.03 x 0.13 x 0.13 x 6 =0.3

33、0%5.531.02(2.5,2.5,-0.5)x 6 ,0.03 x 0.03 x 0.34 x 6 =0.18%4.517.31(2.5,1.5,0.5)x 12,0.03 x 0.13 x 0.34 x 12 =1.59%4.57.19(1.5,1.5,1.5)x 2 ,0.13 x 0.13 x 0.13 x 2 =0.44%4.52.21(2.5,2.5,-1.5)x 6 ,0.03 x 0.03 x 0.13 x 6 =0.07%3.50.48(2.5,0.5,0.5)x 6 ,0.03 x 0.34 x 0.34 x 6 =2.08%3.50.07(2.5,1.5,-0.5)x

34、12,0.03 x 0.13 x 0.34 x 12 =1.59%3.50.01(1.5,1.5,0.5)x 6 ,0.13 x 0.13 x 0.34 x 6 =3.45%3.5報廢率9.97%阻抗變異值分佈圖41.7531.0217.317.192.210.480.070.0105101520253035404512345678 24 分佈在-3 -2 和 2 3 的比例為 17.31%分佈在-4 -3 和 3 4 的比例為 7.19%分佈在-5 -4 和 4 5 的比例為 2.21%分佈在-6 -5 和 5 6 的比例為 0.48%分佈在-7 -6 和 6 7 的比例為 0.07%分佈在

35、-8 -7 和 7 8 的比例為 0.01%所以預估阻抗不良率為 9.97%由上述兩個例子的分析，我們可以得到下表 3-3 介電層厚度變化HH，線寬變化WW及銅厚變化TT與不良率之關係。報廢率 0.5%報廢率 5%10%Impedance Tolerance Er dEr/Er dH/H dW/W dT/T dH/H dW/W dT/T 28 15%4.0 5.0%5.7%7.1%28.4%9.8%12.3%49.2%50 15%4.0 5.0%10.2%12.7%50.8%17.6%22.0%87.9%60 15%4.0 5.0%12.2%15.2%60.9%21.1%26.4%10.5%7

36、5 15%4.0 5.0%15.2%19.0%76.1%26.4%33.0%13.2%28 10%4.0 5.0%3.5%4.4%17.6%6.1%7.6%30.5%50 10%4.0 5.0%6.3%7.9%31.5%10.9%13.6%54.5%60 10%4.0 5.0%7.5%9.4%37.7%13.1%16.3%65.4%75 10%4.0 5.0%9.4%11.8%47.2%16.3%20.4%81.7%28 7.5%4.0 5.0%2.4%3.1%12.2%4.2%5.3%21.2%50 7.5%4.0 5.0%4.4%5.5%21.8%7.6%9.4%37.8%60 7.5%4

37、.0 5.0%5.2%6.5%26.2%9.1%11.3%45.3%75 7.5%4.0 5.0%6.5%8.2%32.7%11.3%14.2%56.7%28 5%4.0 5.0%1.4%1.7%6.8%2.4%2.9%11.8%50 5%4.0 5.0%2.4%3.0%12.2%4.2%5.3%21.1%60 5%4.0 5.0%2.9%3.6%14.6%5.1%6.3%25.3%75 5%4.0 5.0%3.6%4.6%18.2%6.3%7.9%31.6%表 3-3 以 Rambus 28 10%的規格為例，如阻抗不良率要小於 0.5%，在 25 材料介電係數變化小於 5%的條件下，製程變

38、異需達到%5.3HH、%4.4WW、%6.17TT；但如允許阻抗不良率介於 5%10%間，在材料介電係數變化小於 5%的條件下，製程變異需達到%1.6HH、%6.7WW、%3.30TT。以上的討論主要的目的是提供一個方法，能將阻抗的規格轉換為一般印刷電路板常用的語言，便於製程工程師可以訂定其製程改善目標，也期能供業務工程師在報價時作為推算產品不良率之參考。但如上述的簡略分析無法滿足實際需要，則可以使用 MATLAB 作更精確sensitivity analysis；或以號稱可直接執行 sensitivity analysis 的 Ansoft HFSS 作分析，但筆者對此軟體並無實際使用經驗。

39、四、結論：從以上的討論，我們不難發現阻抗控制不只是量測阻抗而已，其不良率是可以當作電路板的製程能力及品質系統好壞的一項綜合指標，從製前工作的流程設計及底片設計、選定材料及其供應商，進料檢驗標準及方法，到線上品質管制(如蝕銅線寬、電鍍銅厚、壓板介電層厚度)的建立，到出貨檢查方法及其量測的設備校驗和環境控制，在在都影響了阻抗的良率，也影響了產品的品質及其穫利。而在系統速度一再提高的驅勢下，電路板上越來越嚴格的阻抗規格也是一項必然的結果，因為壓縮電路板的阻抗規格，可以減少的系統雜訊的 26 產生，而電路板所減少的雜訊即可增加於每一顆元件所能產生的雜訊空間，在一片電路板上可能有 20 30 顆半導體元

40、件的系統上，因壓縮電路板阻抗規格而多出的成本，很容易就在系統穩定性的提升所減少的測試及重工成本，以及 20 30 顆半導體元件因允收規格放寬而得到回收，所以壓縮印刷電路板的阻抗規格不失為降低整個系統成本之良策之一(參考圖 1-3)。現今電路板阻抗規格多數仍為 10%，只有一些高速電子產品在打樣階段為降低系統不穩定的機率以便於其除錯而要求 7.5%，但在高頻、高速、低工作電壓、低雜訊容忍度的趨勢下，越嚴格的阻抗規格已是不可避免的結果，加上高密度印刷電路板朝向細線、薄銅、薄介電層厚度的發展，其將大輻縮小印刷電路板製程所能允許誤差範圍(請參考表 3-3)，而目前已有一些產品要求對於線寬和介電層厚度的容許誤差小於 5um，其要求仍繼續往下縮小，所以是否具備精密的製程控制能力，且在管理及製程上不斷追求精益求精、好要更好，將是電路板廠能否向上提升的重要標竿。最後，我們引用 TPCA 吳理事長在 98 年 TPCA 第一次技術研討會中的話作為本文的結尾，將來的電路板不只是要把板子給作出來，以及便宜的作出來，更重要的是 要能精確的作出來。