数据采集系统的设计.pdf
《数据采集系统的设计.pdf》由会员分享,可在线阅读,更多相关《数据采集系统的设计.pdf(20页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、武汉理工大学计算机控制技术课程设计说明书1 摘要数据采集系统,是用计算机控制的多路数据自动检测或巡回检测,并且能够对数据实行存储、处理、分析计算以及从检测的数据中提取可用的信息,供显示、记录、打印或描绘的系统。本课程设计对数据采集系统作了基本的研究。本系统主要解决的是采集10路模拟量(10 位精度),20 路开关量,采集的数据每隔1 毫秒,通过串行通讯方式 RS485向一台工控机传送的实现方法。关键字:数据采集、A/D 转换、模拟量。数字量、串行通信武汉理工大学计算机控制技术课程设计说明书2 数据采集系统的设计1 设计内容及要求设计一个数据采集系统,系统要采集 10 路模拟量(10 位精度),
2、20 路开关量,采集的数据每隔1 毫秒,通过串行通讯方式RS485向一台工控机传送。要求:选择合适的芯片;设计原理电路(包含译码电路);编制数据采集的程序段;编制数据通信程序段;撰写设计说明书。2 数据采集系统原理及实现方案本课设是设计一个数据采集系统,系统要采集10 路模拟量(10 位精度),20路开关量,采集的数据每隔 1 毫秒,通过串行通讯方式RS485向一台工控机传送。数据采集与传输系统一般由信号调理电路,多路开关,采样保持电路,A/D,单片机,电平转换接口,接收端(单片机、PC 或其它设备)组成。硬件设计应用电子设计自动化工具,数据采集原理图如图1 所示:图 1 数据采集原理图由原理
3、图可知,此设计主要分三大部分:模拟量的输入采集,数字量的输入采集,从机向主机的串行通信。信号采集分析:采集多路模拟信号时,A/D 转换器前端需加采样/保持(S/H)电路。待测量一般不能直接被转换成数字量,通常要进行放大、特性补偿、滤波10 路模拟量A./D 转换MCU 工控机20 路数字量RS485 I/O 扩展武汉理工大学计算机控制技术课程设计说明书3 等环节的预处理。被测信号往往因为幅值较小,而且可能还含有多余的高频分量等原因,不能直接送给A/D 转换器,需对其进行必要的处理,即信号调理。如对信号进行放大、衰减、滤波等。本题设计要求简单,模拟量和数字量直接给出,故信号采集部分可忽略,而将数
4、据输出直接连接至A/D转换器输入端。模拟量的采集:A/D转换器的选取应考虑:(1)转换时间的选择:转换速度是指完成一次 A/D 转换所需时间的倒数,是一个很重要的指标。A/D 转换器型号不同,转换速度差别很大。由于本系统的控制时间无具体要求,故可不予考虑,但至少要小于题目要求的1ms,这是可以达到的。(2)AD位数的选择:A/D 转换器的位数决定着信号采集的精度和分辨率。要求精度为10 位。输入为 05V时,分辨率为0049.01251210NFVV设计要求 10 位精度的 10路模拟量,通过查阅资料,TLC1543芯片满足要求。TLC1543 是一种开关电容结构的逐次逼近式A/D 转换器,片
5、内提供转换时钟,12 位或 8 位串行数据输出。可采集 11 路模拟输入电压,由片内多路开关选通,并采样保持。数字量的采集:设计中要求是20 路数字量,可利用单片机的I/O 口直接采集,但需要 20 个 I/O 口与之对应,这样,就浪费了芯片的管脚资源,可采用并行采集、串行输出的办法,进行I/O 口扩展。传输方式分析:通过串行通讯方式RS485向工控机传送。武汉理工大学计算机控制技术课程设计说明书4 3 系统硬件设计3.1 模拟量的输入采集设计模拟电压量的输入需要经过A/D 转换才能进行采集,此设计要求10 路模拟量的 10 位精度 A/D 转换,可采用芯片TLC1543。3.1.1 TLC1
6、543 功能介绍AD采样模块采用 TLCl543。TLC1543具有以下特点:10 位精度、11 通道、三种内建的自测模式、提供EOC(转换完成)信号等,串行输出,内部时钟,转换时间 21S,线性度 1.0LSB,该芯片与单片机的接口采用串行接口方式,引线很少,与单片机连接简单TLC1543的控制端 CS、I O CLOCK、ADDRESS 和数据输出端 DATAOUT 遵循串行外设接口 SPI 协议。TLC1543和微处理器的串行接口之间可通过一个4线接口高速传输数据。图 2 是 TLC1543的引脚示意图:TLC1543为 20脚封装的 CMOS 10 位开关电容逐次 A/D逼近模数转换器
7、封装和时序图如图 2 所示 A0A10为 11 路模拟输入端,图 2 TLC1543 管脚图REF+和 REF-为基准电压正负端,ADDRESS 为串行数据输入端用于输入4 位端口地址,DATA OUT 为 A/D 数据输出端,I/O CLOCK 为数据输入输出提供同步时钟,芯片内部有一个14 通道多路选择器,可以选择 11 路模拟输入通道和 3 路内部自测电压中的任意一路进行测试,片内设有采样-保持电路。在转换结束时EOC置高,表明转换完成。TLC1543具有高速转换时间,高精度10 位分辨率,最大1LSB不可调整误差和低噪声的特点。当EOC为高时将 CS置低 A/D 开始工作,由 ADDR
8、ESS 端送入 4 位地址的最高位B3在 B3 有效期间输入一个I/O CLOCK 信号,将地址最高位移入A/D地址寄存器,武汉理工大学计算机控制技术课程设计说明书5 同时从 DATAOUT 端口读出前一次采样转换的10 位数据的最高位A9,然后送入B2,同时输入一个 I/O CLOCK 信号,将 B2移入 A/D地址寄存器,从 DATA OUT 读出 A8,按此时序进行直到将4 位地址送入 A/D,同时读出前一次采样转换结果的A9、A8、A7、A6高四位,然后输入6 个 I/O CLOCK信号,将 A5A0读出,10 个I/O CLOCK 信号后,EOC 将置低此时 A/D 进入转换过程转换
9、完成后EOC 置高。3.1.2 单片机与 TLC1543 芯片的接口方法TLC1543的三个控制输入端CS、CLOCK、ADDRESS 和一个数据输出端DATA OUT遵循串行外设接口SPI 协议,51 系列单片机未内置SPI 接口,不过仅需通过软件模拟 SPI 协议即可硬件方面将TLC1543的 CS、CLOCK、ADDRESS、DATAOUT、EOC 五个端口与 AT89C52 的 5 个 I/O 口相连接 AT89C52 的其余 27 个 I/O 口足以完成其它功能。采样电路连接如图3 所示,仅占用 P1.0 P1.1 P1.2 P1.3 P1.4端口就实现了具有 10路的数据采集系统。
10、该系统具有结构简单、可靠、容易扩展、精度高、高性价比等优点。P1.0、P1.1、P1.2、P1.3 和 P1.4 分别与 EOC、时钟、地址、数据、片选端分别相连。图 3 TLC1543与单片机的连接武汉理工大学计算机控制技术课程设计说明书6 3.2 数字量的输入采集设计数字量可直接与单片机的I/O 口相连进行采集,但考虑到有20 路数字量,管脚利用量较多,可采用 74ls165 芯片进行并行采集,串行输出,减少管脚用量。3.2.1 数字量的得到通过接地和和接 5V电源将可得到数字量:图 4 数字量的得到3.2.2 74ls165功能介绍74LS165芯片是 8 位并行输入串行输出移位寄存器,
11、使用此芯片可以扩展一个或多个 8 位并行 I/O 口。引脚图如下图:图 5 74ls165的引脚图74ls165 有 16 个引脚,引脚功能如下:D0-D7:并行输入端,可同时输入8 路电平信号。SH:数据置入控制端,当其为低电平时,并行数据(D0-D7)被置入寄存器CLK INH:片选使能端,低电平使能,使能时数据随着脉冲的输入而输出CLK:时钟脉冲输入端武汉理工大学计算机控制技术课程设计说明书7 QH/QH:串行输出端,两输出电平时反向的。SER:串行附加输入端3.2.3 单片机与 74ls165芯片的接口方法单片机与 74ls165 芯片的接口如图所示,可以采集24路数字量:图 6 74
12、ls165与单片机的连接3.3 串口通信电路设计RS 485 标准接口是单片机系统种常用的一种串行总线之一。与RS 232C比较,其性能有许多改进之处。RS 485 管脚的功能如下:RO:接收器输出端。若A比 B大 200mV,RO 为高;反之为低电平。RE:接收器输出使能端。RE为低时,RO 有效;为高时,RO呈高阻状态。DE:驱动器输出使能端。若DE 1,驱动器输图 7 RS 485 管脚图出 A和 B有效;若 DE 0,则它们呈高阻态。若驱动器输出有效,器件作为线驱动器用,反之作为线接收器用。DI:驱动器输入端。DI0,有 A0,B1;武汉理工大学计算机控制技术课程设计说明书8 当 DI
13、1,则 A1,B0。GND:接地。A:同相接收器输入和同相驱动器输出。B:反相接收器输入和反相驱动器输出。VCC:电源端,一般接+5V。89C52与 MAX485 的接口电路如图 9.4 所示。P1.7 用来控制 MAX485 的接收或发送,其余操作同串口。TXD和 RXD 分别接到单片机上的TXD1和 RXD1,直接实现下位机到上位机的电平转化和反向。电路图如下:图 8 89C52 与 MAX485的接口电路综上所述,整个电路原理图如图9 所示:图 9 完整电路图武汉理工大学计算机控制技术课程设计说明书9 4 系统软件设计4.1 模拟量采集子程序该程序通过 CPU 通道地址的写操作,发出A/
14、D转换启动脉冲,启动以后CPU查询 A/D 转换是否结束,一旦结束CPU通过对通道地址的读操作读取数值,当EOC为高时 CS置低 A/D 开始工作,先读出前一次采样转换结果的高四位,然后输入 6 个 I/O CLOCK信号,将读出低六位,10 个 I/O CLOCK 信号后,EOC 将置低,此时 A/D进入转换过程,转换完成后EOC 置高。值得注意的是在 TLC1543启动后,从 A/D 转换时序可知 EOC 约在启动脉冲之后300ns 才变为高电平。TLC1543采集子程序流程图如图10所示:图 10 TLC1543 采集子程序流程图开始传入待采样的通道号发送采样通道接收高四位转换结果接收低
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 数据 采集 系统 设计
限制150内