计算机组成原理试题及答案4.pdf

《计算机组成原理试题及答案4.pdf》由会员分享，可在线阅读，更多相关《计算机组成原理试题及答案4.pdf（5页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 本科生期末试卷四一 选择题（每小题1 分，共 10 分）1.现代计算机内部一般采用二进制形式，我国历史上的_即反映了二值逻辑的思想，它最早记载在_上，距今已有约_千年。A.八卦图、论衡、二B.算筹、周脾算经、二C.算筹、九章算术、一D.八卦图、周易、三2.8 位定点字长的字，采用2 的补码表示时，一个字所能表示的整数范围是_。A.128 +127 B.127 +127 C.129 +128 D.-128 +128 3.下面浮点运算器的描述中正确的句子是：_。A.浮点运算器可用阶码部件和尾数部件实现B.阶码部件可实现加、减、乘、除四种运算C.阶码部件只进行阶码相加、相减和比较操作D.尾数部件

2、只进行乘法和减法运算4.某计算机字长16 位，它的存贮容量是64KB，若按字编址，那么它的寻址范围是_ A.64K B.32K C.64KB D.32 KB 5.双端口存储器在_情况下会发生读/写冲突。A.左端口与右端口的地址码不同B.左端口与右端口的地址码相同C.左端口与右端口的数据码不同D.左端口与右端口的数据码相同6.寄存器间接寻址方式中，操作数处在_。A.通用寄存器B.主存单元C.程序计数器D.堆栈7.微程序控制器中，机器指令与微指令的关系是_。A.每一条机器指令由一条微指令来执行B.每一条机器指令由一段微指令编写的微程序来解释执行C.每一条机器指令组成的程序可由一条微指令来执行D.一

3、条微指令由若干条机器指令组成8.描述PCI 总线中基本概念正确的句子是_。A.PCI 总线是一个与处理器无关的高速外围总线B.PCI 总线的基本传输机制是猝发式传送C.PCI 设备一定是主设备D.系统中只允许有一条PCI 总线9.一张 3.5 寸软盘的存储容量为_MB，每个扇区存储的固定数据是_。A.1.44MB，512B B.1MB，1024B C.2MB，256B D.1.44MB，512KB 10.发生中断请求的条件之一是_。A.一条指令执行结束B.一次 I/O 操作结束C.机器内部发生故障D.一次 DMA 操作结束二 填空题（每小题3分，共 15 分）2 1.2000 年超级计算机浮点

4、最高运算速度达到每秒A._次。我国的 B._号计算机的运算速度达到C._次，使我国成为美国、日本后第三个拥有高速计算机的国家。2.一个定点数由A._和 B._两部分组成。根据小数点位置不同，定点数有 C._和纯整数之分。3.对存储器的要求是A._，B._，C._。为了解决这三方面的矛盾计算机采用多级存储体系结构。4.当今的 CPU 芯片除了包括定点运算器和控制器外，还包括A._，B._ 运算器和C._管理等部件。5.每一种外设都是在它自己的A。_控制下进行工作，而A则通过 B._和C._相连并受C 控制。三.（9 分）设 x补=x0.x1x2,xn。求证：x=-x0+ni1xi2-i 四.（9

5、 分）已知 X=-0.01111，Y=+0.11001，求 X 补，-X 补，Y 补，-Y 补，X+Y=？，X-Y=？五.（9 分）以知 cache 命中率 H=0.98，主存比 cache 慢 4 倍，以知主存存取周期为200ns，求 cache/主存的效率和平均访问时间。六（10 分）某计算机有8 条微指令I1I8，每条微指令所包含的微命令控制信号见下表所示，aj 分别对应10 种不同性质的微命令信号。假设一条微指令的控制字段仅限8 位，请安排微指令的控制字段格式。七（9 分）参见图，这是一个二维中断系统，请问：（1）在中断情况下，CPU和设备的优先级如何考虑？请按降序排列各设备的中断优先

6、级。（2）若 CPU现执行设备B 的中断服务程序，IM0,IM1,IM2的状态是什么？如果CPU的执行设备 D的中断服务程序，IM0,IM1,IM2的状态又是什么？（3）每一级的IM 能否对某个优先级的个别设备单独进行屏蔽？如果不能，采取什么方法可达到目的？（4）若设备 C一提出中断请求，CPU立即进行响应，如何调整才能满足此要求？3 八（9 分）磁盘、磁带、打印机三个设备同时工作。磁盘以20s 的间隔发 DMA 请求，磁带以 30s 的间隔发DMA 请求，打印机以120s 的间隔发DMA 请求，假设 DMA 控制器每完成一次DMA 传输所需时间为2s，画出多路DMA 控制器工作时空图。九（1

7、0 分）机动题十（10 分）机动题本科生期末试卷四答案一.选择题1.D 2.A3.A，C 4.B 5.B 6.B 7.B 8.C 9.A10.C 二.填空题1 A.10000 亿次B.神威C.3840 亿2 A.符号位B.数值域C.纯小数3 A.容量大B.速度快C.成本低4 A.Cache B.浮点C.存储5 A.设备控制器B.适配器C.主机三证明：当 x 0 时，x0=0，x补=0.x1x2xn=ni1xi 2-i=x 4 当 x 0 时，x0=1，x补=1.x1x2xn=2+x 所以x=1.x1x2xn-2=-1+0.x1x2xn=-1+ni1xi 2-i综合上述两种情况，可得出：x=-x

8、0+ni1xi2-i四解：X原=1.01111 X补=1.10001-X补=0.01111 Y原=0.11001 Y补=0.11001-Y补=1.00111 X补11.10001+Y补00.11001 X+Y补00.01010 X+Y=+0.01010 X补11.10001+-Y补11.00111 X-Y补10.11000 因为符号位相异，所以结果发生溢出。五解：R=Tm/Tc=4；Tc=Tm/4=50ns E=1/R+（1-R）H=1/4+（1-4）0.98=0.94 Ta=Tc/E=Tc4-3 0.98=501.06=53ns。六解：为了压缩指令字的长度，必须设法把一个微指令周期中的互斥性

9、微命令信号组合在一个小组中，进行分组译码。经分析，（e,f,h）和（b,i,j）可分别组成两个小组或两个字段，然后进行译码，可得六个微命令信号，剩下的a,c,d,g 四个微命令信号可进行直接控制，其整个控制字段组成如下：01e 01 b 直接控制10f 10i a c d g 11h 11j 4 位2 位2 位七解：（1）在中断情况下，CPU 的优先级最低。各设备优先级次序是：A-B-C-D-E-F-G-H-I-CPU（2）执行设备B 的中断服务程序时IM0IM1IM2=111；执行设备D 的中断服务程序时5 IM0IM1IM2=011。（3）每一级的IM 标志不能对某优先级的个别设备进行单独屏蔽。可将接口中的BI（中断允许）标志清“0”，它禁止设备发出中断请求。（4）要使 C 的中断请求及时得到响应，可将C 从第二级取出，单独放在第三级上，使第三级的优先级最高，即令IM3=0 即可。八解：答案如图B4.1 图 B4.1 九十