可编程逻辑器件PLD讲义15262.pptx

《可编程逻辑器件PLD讲义15262.pptx》由会员分享，可在线阅读，更多相关《可编程逻辑器件PLD讲义15262.pptx（38页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、可编程逻辑器件可编程逻辑器件PLDPLD概述概述可编程逻辑器件可编程逻辑器件PLDPLD的基本单元的基本单元可编程只读存储器可编程只读存储器PROMPROM和可编程逻辑阵列和可编程逻辑阵列PLAPLA可编程阵列逻辑可编程阵列逻辑PAL和通用阵列逻辑和通用阵列逻辑GAL高密度可编程逻辑器件高密度可编程逻辑器件HDPLD原理及应用原理及应用现场可编程门阵列现场可编程门阵列FPGA随机存取存储器随机存取存储器RAMRAM小结小结 PLD是是70年代发展起来的新型逻辑器件。年代发展起来的新型逻辑器件。一、一、PLD的基本结构的基本结构PLD主体主体输入输入电路电路输入信号输入信号互补互补输入输入输出函

2、数输出函数反馈输入信号反馈输入信号输出输出电路电路F2=B+C+D二、二、PLD的逻辑符号表示方法的逻辑符号表示方法1.输入缓冲器表示方法输入缓冲器表示方法AAA2.与门和或门的表示方法与门和或门的表示方法固定连接固定连接编程连接编程连接F1=ABC 下图给出最简单的下图给出最简单的PROM电路图，右图是左图的简化形式。电路图，右图是左图的简化形式。实现的函数为：实现的函数为：固定连接点固定连接点（与）（与）编程连接点编程连接点（或）（或）三、三、PLD的分类的分类1与阵列固定，或阵列可编程：与阵列固定，或阵列可编程：可编程只读存储器可编程只读存储器PROM 可擦除编程只读存储器可擦除编程只读

3、存储器EPROM PLD基本结构大致相同，根据与或阵列是否可编程基本结构大致相同，根据与或阵列是否可编程分为三类：分为三类：2与阵列，或阵列均可编程：与阵列，或阵列均可编程：可编程逻辑阵列可编程逻辑阵列PLA3与阵列可编程，或阵列固定：与阵列可编程，或阵列固定：可编程阵列逻辑可编程阵列逻辑PAL 通用阵列逻辑通用阵列逻辑GAL 高密度可编程逻辑器件高密度可编程逻辑器件HDPLDABCBCA0 0 00 0 10 1 01 1 1 连接点连接点编程时，需编程时，需画一个叉。画一个叉。全译码全译码1与阵列固定，或阵列可编程与阵列固定，或阵列可编程2.与、或全编程与、或全编程：代表器件是代表器件是P

4、LA（Programmable Logic Array）。）。在在PLD中，它的灵活性最高。下图给出了中，它的灵活性最高。下图给出了PLA的阵列的阵列结构。结构。由于由于与或阵列均能与或阵列均能编程编程的特点，在实现函的特点，在实现函数时，数时，所需的是简化后所需的是简化后的乘积项之和的乘积项之和，这样阵，这样阵列规模比列规模比PROM小得多。小得多。不像不像PROM那样与那样与阵列需要全译码。阵列需要全译码。3.与编程、或固定与编程、或固定：代表器件代表器件PAL（Programmable Array Logic）和和GAL（Generic Array Logic）。在这种结构中，或阵列固定

5、若干个乘积项输出。在这种结构中，或阵列固定若干个乘积项输出。每个交叉每个交叉点都可编程。点都可编程。F1 F1为两个为两个乘积项之和。乘积项之和。各种各种PLDPLD的结构特点的结构特点编程单元：编程单元：PLD中用来存放数据的基本单元。中用来存放数据的基本单元。非易失性有多种编程单元，其特点是掉电非易失性有多种编程单元，其特点是掉电后信息不会丢失，它一般用于只读存储器。后信息不会丢失，它一般用于只读存储器。易失性单元：易失性单元：这这种种基基本本单单元元采采用用的的是是静静态态随随机机存存储储器器（SRAM）结结构构，其其特特点点是是掉掉电电以以后后信信息息就就要要丢丢 失失。以以 后后 讲

6、讲 到到 的的 现现 场场 可可 编编 程程 门门 阵阵 列列（FPGA）采用这种编程单元。）采用这种编程单元。非易失性单元：非易失性单元：编编程程单单元元编程单元：编程单元：PLD中用来存放数据的基本单元。中用来存放数据的基本单元。编编程程方方式式一次编程：一次编程：信息一次编程固定好，编程元件是信息一次编程固定好，编程元件是PROM。多次编程：多次编程：用用户户根根据据需需要要将将数数据据储储存存在在编编程程单单元元中中，并并可可以以多多次次写写入入和和擦擦除除，例例如如：UV EPROM、E2PROM以及闪速（以及闪速（Flash）存储器等。）存储器等。编程单元采用编程单元采用的是的是浮

7、栅技术浮栅技术。用用熔丝型熔丝型开关开关和和反熔丝型反熔丝型开关开关 作为编程单元作为编程单元 A1 A0 Y1 Y2 Y3 Y4 十进制 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 4 9 一、熔丝型开关一、熔丝型开关000 0 0 04字字4位熔丝结构的位熔丝结构的PROM被选中的字线为高电平被选中的字线为高电平熔丝均熔丝均被烧断被烧断 A1 A0 Y1 Y2 Y3 Y4 十进制 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 1 0 0 1 0 0 1 0 1 4 9 一、熔丝型开关一、熔丝型开关111 0

8、0 1熔丝均熔丝均被烧断被烧断4字字4位熔丝结构的位熔丝结构的PROM二、反熔丝型开关二、反熔丝型开关 用高压将用高压将PLICE介质击穿。击穿后呈介质击穿。击穿后呈低电阻。低电阻。三、浮栅编程技术三、浮栅编程技术 用浮栅编程技术生产的编程单元是一种能多次用浮栅编程技术生产的编程单元是一种能多次改写的改写的ROM。（一）叠栅型（一）叠栅型（SIMOS）存储单元）存储单元问题问题：浮栅上的电荷无放电通路，没法泄漏。：浮栅上的电荷无放电通路，没法泄漏。在在70o环境中，全部电荷放完需环境中，全部电荷放完需100年。年。用用紫外线照射紫外线照射芯片上的玻璃窗，则形成光电电流。芯片上的玻璃窗，则形成光

9、电电流。UV EPROM芯片上开有芯片上开有一个石英玻璃窗口一个石英玻璃窗口（二）隧道型（二）隧道型（FLOTOX）储存单元）储存单元 电电可可改改写写只只读读存存储储器器E2PROM，即即电电擦擦除除、电电编编程的只读存储器。程的只读存储器。（三）闪速型（三）闪速型（Flash）存储单元）存储单元又称为又称为快擦快写存储单元快擦快写存储单元。（四）六管静态存储单元（四）六管静态存储单元 闪速存储单元的可再编程能力约为闪速存储单元的可再编程能力约为10万次左右，万次左右，SRAM有无限制的再编程能力。有无限制的再编程能力。一、可编程只读存储器一、可编程只读存储器PROMPROM PROM的结构

10、是的结构是与阵列固定与阵列固定、或阵列可编程或阵列可编程的的PLD器件。器件。对于有大量输入信号的对于有大量输入信号的PROM，比较，比较适合作为存储器适合作为存储器来存放来存放数据，它在计算机系统和数据自动控制等方面起着重要的作数据，它在计算机系统和数据自动控制等方面起着重要的作用。用。例例1 1：下图是一个下图是一个8（字线）（字线）4（数据）的存储器数据阵列图。（数据）的存储器数据阵列图。对于较少的输入信号组成的与阵列固定、或阵列可编程对于较少的输入信号组成的与阵列固定、或阵列可编程的器件中，也可以很方便地的器件中，也可以很方便地实现任意组合逻辑函数实现任意组合逻辑函数。3线线-8线译码

11、器线译码器84存储单元矩阵存储单元矩阵输出缓冲器输出缓冲器数据输出端数据输出端地址码输入端地址码输入端字线字线 由地址译码器选中不同的字线，被选中字线上的四位数由地址译码器选中不同的字线，被选中字线上的四位数据通过输出缓冲器输出。据通过输出缓冲器输出。如当地址码如当地址码A2A1A0000时，通过地址译码器，使字线时，通过地址译码器，使字线P01，将字线，将字线P0上的存储单元存储的数据上的存储单元存储的数据0000输出，即输出，即D0D30000。00010 0 0 0 将左图地址扩展成将左图地址扩展成n条地址线，条地址线，n位地址码可寻址位地址码可寻址2n个个信息单元，产生字线为信息单元，

12、产生字线为2n条，其输出若是条，其输出若是m位，则存储器的位，则存储器的总容量为总容量为2nm位。位。EPROM有各种类型的产品，下图是紫外线擦除、电可编程有各种类型的产品，下图是紫外线擦除、电可编程的的EPROM2716器件逻辑框图和引脚图。器件逻辑框图和引脚图。EPROM2716是是2118位可改位可改写存储器，有写存储器，有11位地址线位地址线A0A10，产生字线为，产生字线为2048条，条，D7D0是是8位数据输出位数据输出/输入线，编程输入线，编程或读操作时，数据由此输入或输或读操作时，数据由此输入或输出。出。CS为片选控制信号，是低电为片选控制信号，是低电平有效。平有效。OE/PG

13、M为读出为读出/写入控制端，写入控制端，低电平时输出有效，高电平进行编低电平时输出有效，高电平进行编程，写入数据。程，写入数据。下图是将下图是将2片片2716扩展成扩展成204816的数据的连接示意图。的数据的连接示意图。由由此此可可写写出出输输出出逻逻辑辑函函数的最小项表达式为：数的最小项表达式为：F1 m（4,8,9,12,13,14）F2 m（0,5,10,15）F3 m（1,2,3,6,7,11）（2）把）把A1A0和和B1B0作为作为PROM的输入信号，的输入信号，F1、F2和和F3为或阵列的输出，下图是用为或阵列的输出，下图是用PROM实现比较器的阵列图。实现比较器的阵列图。例例2

14、：试用适当容量的：试用适当容量的PROM实现两个两位二进制数比较的比较器。实现两个两位二进制数比较的比较器。（3）选用）选用PROM的容量的容量163位可满足要求。位可满足要求。可见，以可见，以PROM实现简实现简单的组合逻辑电路函数是很单的组合逻辑电路函数是很方便的。方便的。4个地个地址进行全址进行全译码，产译码，产生生16个乘个乘积项。积项。0.15 3个个输出产输出产生生3个乘个乘积项之积项之和函数。和函数。实际上，大多数组合逻辑函数的最小项不超过实际上，大多数组合逻辑函数的最小项不超过40个，使得个，使得PROM芯片的面积利用率不高，功耗增芯片的面积利用率不高，功耗增加。加。一般一般P

15、ROM输入地址线较多，容量也较大，又输入地址线较多，容量也较大，又因为因为PROM的与阵列固定，必须进行全译码，产生的与阵列固定，必须进行全译码，产生全部的最小项。全部的最小项。为解决这一问题，考虑与阵列也设计成可编程为解决这一问题，考虑与阵列也设计成可编程形式来实现组合逻辑，由这一设想发明了可编程逻形式来实现组合逻辑，由这一设想发明了可编程逻辑阵列辑阵列（PLA）。二、可编程逻辑阵列二、可编程逻辑阵列PLAPLA可编程逻辑阵列可编程逻辑阵列PLA和和PROM相比之下，有如下特点：相比之下，有如下特点：（一）（一）PROM是与阵列固定、或阵列可编程，而是与阵列固定、或阵列可编程，而PLA是与是

16、与和或阵列全可编程；和或阵列全可编程；（二）（二）PROM与阵列是全译码的形式，而与阵列是全译码的形式，而PLA是根据需要是根据需要产生乘积项，从而减小了阵列的规模；产生乘积项，从而减小了阵列的规模；（三）（三）PROM实现的逻辑函数采用最小项表达式来描述。实现的逻辑函数采用最小项表达式来描述。而用而用PLA实现逻辑函数时，运用简化后的最简与或式；实现逻辑函数时，运用简化后的最简与或式；（四）在（四）在PLA中，对多输入、多输出的逻辑函数可以利用中，对多输入、多输出的逻辑函数可以利用公共的与项，因而提高了阵列的利用率。公共的与项，因而提高了阵列的利用率。例例3:3:试用试用PLA实现四位自然二

17、进制码转换成四位格雷码。实现四位自然二进制码转换成四位格雷码。（1）设四位自然二进制码为）设四位自然二进制码为B3B2B1B0，四位格雷码，四位格雷码为为G3G2G1G0，其对应的真值表如下表所示。，其对应的真值表如下表所示。NB3 B2 B1 B0G3 G2 G1 G001234567891011121314150 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 0 10 0 1 10 0 1 00

18、1 1 00 1 1 10 1 0 10 1 0 01 1 0 01 1 0 11 1 1 11 1 1 01 0 1 01 0 1 11 0 0 11 0 0 0 根据表列出逻辑函数并根据表列出逻辑函数并简化，得最简输出表达式如简化，得最简输出表达式如下：下：（2）转换器有四个输入信号，化简后需用到）转换器有四个输入信号，化简后需用到7个不同的乘积个不同的乘积项，组成项，组成4 个输出函数，故选用四输入的个输出函数，故选用四输入的74PLA实现，下图是四实现，下图是四位自然二进制码转换为四位格雷码转换器位自然二进制码转换为四位格雷码转换器PLA阵列图。阵列图。右图仅用七个乘积项，比右图仅用七

19、个乘积项，比PROM全译码少用全译码少用9个，实现的逻辑个，实现的逻辑功能是一样的。从而降低了芯片面积，提高了芯片利用率，所以用功能是一样的。从而降低了芯片面积，提高了芯片利用率，所以用它来实现多输入、多输出的复杂逻辑函数较它来实现多输入、多输出的复杂逻辑函数较PROM有优越之处。有优越之处。PLA除除了了能能实实现现各各种种组组合合电电路路外外，还还可可以以在在或或阵阵列列之之后后接接入入触触发器组，作为反馈输入信号，实现时序逻辑电路。发器组，作为反馈输入信号，实现时序逻辑电路。4个输出个输出与阵列与阵列或阵列或阵列四个自然二四个自然二进制码输入进制码输入 七个乘积项七个乘积项例例4：PLA

20、和和D触发器组成的同步时序电路如图所示，要求：触发器组成的同步时序电路如图所示，要求：（1）写出电路的驱动方程、输出方程。）写出电路的驱动方程、输出方程。（2）分析电路功能，画出电路的状态转换图。）分析电路功能，画出电路的状态转换图。D Q0 Q0D Q1 Q1D Q2 Q2QCCCP解：（解：（1）根据根据PLA与或与或阵列的输入阵列的输入/输出关系，输出关系，可直接得到各触发器的可直接得到各触发器的激励方程及输出方程：激励方程及输出方程：D0=Q0+Q1Q0 D1=Q1Q0+Q1Q0D2=Q0 Q2+Q2Q0QCC=Q0 Q1Q2+Q0 Q1 Q2D0=Q0+Q1Q0D0（2）先设定电路的

21、状态，根据触发器的激励方程和输出方程，）先设定电路的状态，根据触发器的激励方程和输出方程，可列出下表所示的电路状态转换表。可列出下表所示的电路状态转换表。Q2 Q1 Q0D2 D1 D0Q2n+1Q1n+1Q0n+1QCC0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 11 0 10 1 11 0 10 1 00 0 11 1 10 0 11 1 01 0 10 1 11 0 10 1 00 0 11 1 10 0 11 1 010000010根据状态转换表，画出下图所示的电路状态转换图。根据状态转换表，画出下图所示的电路状态转换图。000101111110001

22、011010100 该电路是能够自该电路是能够自启动的同步六进制计启动的同步六进制计数器。数器。在计算机及数据处理系统中需要存放大量数据、中间结在计算机及数据处理系统中需要存放大量数据、中间结果、表格等设备，可以用随机存取存储器果、表格等设备，可以用随机存取存储器RAM。RAM可分为单极型和双极型，这里只以单极型可分为单极型和双极型，这里只以单极型RAM为为例进行分析。例进行分析。单极型单极型RAM又可分为静态又可分为静态RAM与动态与动态RAM：静态：静态RAM是用是用MOS管触发器来存储代码，所用管触发器来存储代码，所用MOS管较多、集成度低、管较多、集成度低、功耗也较大。动态功耗也较大。

23、动态RAM是用栅极分布电容保存信息，它的存是用栅极分布电容保存信息，它的存储单元所需要的储单元所需要的MOS管较少，因此集成度高、功耗也小。静管较少，因此集成度高、功耗也小。静态态RAM使用方便，不需要刷新。使用方便，不需要刷新。一、一、RAMRAM的基本结构的基本结构 RAM的基本结构如下图所示：的基本结构如下图所示：存储矩阵、存储矩阵、地址译码器地址译码器 读写电路读写电路地址地址片选信号片选信号读写控制信号读写控制信号数据输入数据输入和输出信号和输出信号 下图是二元寻址的下图是二元寻址的M字字11位位RAMRAM结构图，它的存储矩阵是结构图，它的存储矩阵是位。地址译码器分位。地址译码器分

24、行译码行译码器和器和列译码列译码器，只有行及列共器，只有行及列共同选中的单元才能进行读、写。这种寻址的方式所需要行线和同选中的单元才能进行读、写。这种寻址的方式所需要行线和列线的总数较少。例如要存储列线的总数较少。例如要存储256256字字11位的容量，采用一元寻位的容量，采用一元寻址就需要址就需要256256条字线，若采用二元寻址只需条字线，若采用二元寻址只需=16=16，=16=16，共，共3232条线也就可以了。条线也就可以了。R R行行 地地 址址 全全 0列列地地址址全全011W W3.PROM是编程只读存储器，可用来存储程序、固定数据。是编程只读存储器，可用来存储程序、固定数据。程

25、序及数据是以二进制码的形式事先存入程序及数据是以二进制码的形式事先存入PROM中中;1.存储器分为存储器分为RAM 和和ROM；2.RAM是随机存取存储器，分动态和静态；是随机存取存储器，分动态和静态；4.PROM除了存储数据外，还可以组成逻辑函数除了存储数据外，还可以组成逻辑函数;5.编程逻辑器件还包括编程逻辑器件还包括EPROM、PLA、PAL和和GAL等；等；小小 结结自我检测：自我检测：6.1，6.2，6.3，6.6，6.9，6.11思考题：思考题：6.1，6.2习题：习题：6.4，6.9，6.11（注意：（注意：第一版第一版图中右边应该是或阵列，图中右边应该是或阵列，书上写成书上写成“与阵列与阵列”，错了，请改过，错了，请改过 来）来）作作 业业谢谢观看/欢迎下载BY FAITH I MEAN A VISION OF GOOD ONE CHERISHES AND THE ENTHUSIASM THAT PUSHES ONE TO SEEK ITS FULFILLMENT REGARDLESS OF OBSTACLES.BY FAITH I BY FAITH