物联网课件汇总全书电子教案完整版课件(最新).pptx
《物联网课件汇总全书电子教案完整版课件(最新).pptx》由会员分享,可在线阅读,更多相关《物联网课件汇总全书电子教案完整版课件(最新).pptx(111页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、 嵌入式物联网开发大纲物联网的基本概念物联网的定义与特征物联网的应用物联网的体系架构嵌入式系统简介嵌入式系统的组成物联网与嵌入式系统的关系嵌入式系统开发软件Keil物联网设备开发与Mbed物联网的基本概念物联网的基本概念物联网的定义与特征物联网(Internet of Things,IoT)是新一代信息技术的重要组成部分,也是“信息化”时代的重要发展阶段。其定义为:通过射频识别(RFID)、红外感应器、全球定位系统、激光扫描器等信息传感设备,按约定的协议把任何物品与互联网连接起来,进行信息交换和通信,以实现智能化识别、定位、跟踪、监控和管理的一种网络。物联网的应用物联网智能农业智能家居智能电网
2、智能安保智能工业智能医疗智能交通智能物流物联网的体系架构物联网的体系架构物联网作为一种形式多样的聚合性复杂系统,涉及了信息技术自上而下的每一个层面,其体系架构一般可分为感知层、网络层、应用层3 个层面。其中,公共技术不属于物联网技术的某个特定层面,而是与物联网技术架构的3 层都有关系,它包括标识与解析、安全技术、网络管理和服务质量(QoS)管理等内容。物联网的体系架构嵌入式嵌入式系统系统嵌入式系统嵌入式系统是以计算机技术为基础,以应用为中心,并且软、硬件可裁剪,适用于应用系统对功能、可靠性、功耗、成本等有严格要求的专用计算机系统。嵌入式系统的主要研究内容如下:(1)VHDL/Verilog 硬
3、件描述语言;FPGA/CPLD 固件载体;相应EDA 工具。(2)IP Core 与基于IP Core 的SoC/SoPC 芯片级设计。(3)EMPU/EMC/DSP 与基于平台的嵌入式系统设计。(4)CPU 硬核(硬微处理机)与固核(固微处理器)。(5)RTOS 的移植与裁减。(6)嵌入式系统软/硬件协同设计。(7)嵌入式系统低功耗设计。(8)嵌入式Internet 系统。(9)关键技术:USB、TCP/IP、FAT、GUI。嵌入式系统的组成嵌入式系统的组成1硬件层硬件层中包含嵌入式微处理器、存储器(SDRAM、ROM、Flash 等)、通用设备接口和I/O接口(A/D、D/A、I/O 等)
4、。在一片嵌入式处理器基础上添加电源电路、时钟电路和存储器电路,就构成了一个嵌入式核心控制模块。其中操作系统和应用程序都可以固化在ROM 中。(1)嵌入式微处理器。(2)存储器:Cache,主存,辅助存储器。2中间层(1)嵌入式系统硬件初始化。片级初始化、板级初始化、系统初始化。(2)硬件相关的设备驱动程序。3系统软件层(1)嵌入式操作系统。(2)实时操作系统。物联网与嵌入式系统的关系嵌入式系统开发软件KeilKeil MDK,也称MDK-ARM,Realview MDK、I-MDK、uVision4 等。MDK-ARM软件为基于Cortex-M、Cortex-R4、ARM7、ARM9处理器设备
5、提供了一个完整的开发环境。MDK-ARM专为微控制器应用而设计,不仅易学易用,而且功能强大,能够满足大多数苛刻的嵌入式应用。物联网设备开发与MbedMbed 是面向物联网设备和连接服务的开发平台,其中对物联网设备提供了基于Mbed OS及各种模块,包括连接、安全、实时操作系统、传感器和其他输入输出设备的接口。Mbed OS 支持几十种基于Arm Cortex-M 处理器的微控制器、上百个型号的原型开发板以及数百种传感器和输入输出设备。这些板卡可以做为原型开发阶段的调试工具,并以原理图开放的方式为硬件开发者提供参考。ARM Cortex-M4 技术大纲ARM 版本内部架构内核比较流水线技术寄存器
6、工作模式异常ARM 版本目前V1、V2、V3 版架构已废弃现存的版本有:ARM 版本:V4 版架构ARM 版本:V5 版架构ARM 版本:V6 版架构ARM 版本I:V7 版架构ARM V7 架构分成三类:Cortex-A/R/M。Cortex-A 系列面向尖端的基于虚拟内存的操作系统和用户应用;Cortex-R 系列针对实时系统;Cortex-M 系列针对微控制器。内部架构内部架构ARMv7M 架构:Thumb-2 技术。SIMD 和DSP。单周期乘加指令(支持32x32+64-)64。可选配的单精度浮点运算单元。集成可配置的可嵌套矢量中断控制器NVIC。兼容Cortex-M3。内核比较经典
7、ARM 处理器与Cortex-M 处理器的比较不同于老的经典ARM 处理器(例如ARM7TDMI、ARM9),Cortex-M 处理器有一个非常不同的架构:从仅支持ARM Thumb 指令,扩展到同时支持16 位和32 位指令的Thumb-2 版本。内置的嵌套向量中断控制负责中断处理,自动处理中断优先级,中断屏蔽,中断嵌套和系统异常处理。中断处理函数可以使用标准的C 语言编程,嵌套中断处理机制避免了使用软件判断哪一个中断需要响应处理。同时,中断响应速度是确定性的,低延迟的。向量表从跳转指令变为中断和系统异常处理函数的起始地址。寄存器组和某些编程模式也做了改变。内核比较Cortex-M0、M0+
8、、M3、M4 和M7 之间有很多的相似之处:基本编程模型。嵌套向量中断控制器(NVIC)的中断响应管理。架构设计的休眠模式:睡眠模式和深度睡眠模式。操作系统支持特性。调试功能。易用性。流水线技术三级指令流水线(1)获取指令Fetch:通过PC 指针,从内存中获取指令码。(2)解析指令Decode:使用CPU 内部的指令解码器对指令码进行解析,从而得知指令功能。(3)执行指令Execute:按照解码器得知的功能,调用寄存器、ALU(及Shift)运算单元和内存及寄存器的回写功能来完成操作。流水线技术五级指令流水线ARM 的五级指令流水线是在执行阶段中,添加两级,用来专门执行存储器访问和寄存器写入
9、之类的功能寄存器寄存器工作模式ARM 体系的CPU 有两种工作状态:(1)ARM 状态:处理器执行32 位的字对齐的ARM 指令。(2)Thumb 状态:处理器执行16 位的、半字对齐的Thumb 指令。ARM 体系的CPU 有以下7 种工作模式:(1)用户模式(Usr):用于正常执行程序。(2)快速中断模式(FIQ):用于高速数据传输。(3)外部中断模式(IRQ):用于通常的中断处理。(4)管理模式(svc):操作系统使用的保护模式。(5)数据访问终止模式(abt):当数据或指令预取终止时进入该模式,可用于虚拟存储以及存储保护。(6)系统模式(sys):运行具有特权的操作系统任务。(7)未定
10、义指令中止模式(und):当未定义的指令执行时进入该模式,可用于支持硬件。异常总线Fault:在取址、数据读/写、取中断向量、进入/退出中断时、寄存器堆栈操作(入栈/出栈)时检测到内存访问错误。存储器管理Fault:检测到内存访问违反了MPU 定义的区域。用法Fault:检测到未定义的指令异常,未对齐的多重加载/存储内存访问。如果使能相应控制位,还可以检测出除数为零以及其他未对齐的内存访问。硬Fault:如果上面的总线Fault、存储器管理Fault、用法Fault 的处理程序不能被执行(例如禁能了总线Fault、存储器管理Fault、用法Fault 或者在这些异常处理程序执行过程中又出现了F
11、ault)则触发硬Fault。通用通用IOIO接口接口大纲通用I/O功能描述GPIO端口输入输出多路复用器和映射I/O端口寄存器GPIO模式 通用I/O配置寄存器应用实例开发环境与实例说明通用通用I/O功能描述功能描述GPIO端口GPIO引脚的状态:输出状态(推挽、开漏和上拉、下拉)输入状态(浮空、上拉、下拉和模拟)输出数据来源:输出数据寄存器外部设备 输入数据来源输入数据寄存器外部设备输入输出多路复用器和映射I/O端口寄存器每个GPIO都有四个32位内存映射控制寄存器:GPIOx_MODERGPIOx_OTYPERGPIOx_OSPEEDRGPIOx_PUPDR 每个GPIO都有两个16位内
12、存映射数据寄存器:GPIOx_ODRGPIOx_IDRGPIOx_BSRRGPIOx_LCKRGPIOx_AFRL和GPIOx_AFRH GPIO模式输入模式输出模式复用功能模式模拟模式通用通用I/O配置寄存器配置寄存器中断控制寄存器GPIOx_MODERGPIOx_OTYPERGPIOx_OSPEEDRGPIOx_PUPDRGPIOx_IDRGPIOx_ODRGPIOx_BSRRGPIOx_LCKRGPIOx_AFRLGPIOx_AFRHGPIOx_AHB1ENR应用实例应用实例开发环境与实例说明硬件:NUCLEO F401RE 开发板5V 电源线PCNUCLEO MEMS 扩展板软件:Ke
13、il-ARM 开发软件,安装Keil:STM32F4xx_DFP.2.8.0.pack。实例说明:本实例要求读者完成GPIO程序。使用按键来控制LED的亮灭。STM32F401 中断机制大纲中断控制基本概念中断优先级中断控制位中断过程外部中断/事件控制器(EXTI)外部中断/事件线映射 中断控制寄存器NVIC 寄存器EXTI 寄存器应用实例开发环境与实例说明中断控制中断控制基本概念ARM Cortex-M4 内核支持256 个中断(16 内核+240 外部)和可编程256 级中断优先级的设置,与其相关的中断控制和中断优先级控制寄存器(NVIC、SYSTICK 等)也都属于Cortex-M4内核
14、的部分。STM32F401 采用Cortex-M4 内核,所以这部分仍旧保留使用,但STM32 并没有使用Cortex-M4 内核全部的东西(如内存保护单元MPU 等)因此它的NVIC 是Cortex-M4 内核的NVIC 的子集。STM32F401 具有82 个可屏蔽中断通道(不包括Cortex-M4F 的16 根中断线),16 个可编程优先级(使用了4 位中断优先级)。中断优先级中断控制位Cortex-M4 内核对于每一个外部中断通道都有相应的控制字和控制位,用于单独地和总地控制该中断通道,它们包括:中断优先级控制字:PRI_n。中断允许设置位:在ISER 寄存器中。中断允许清除位:在IC
15、ER 寄存器中。中断悬挂Pending(排队等待)位置位:在ISPR 寄存器中(类似于置中断通道标志位)。中断悬挂Pending(排队等待)位清除:在ICPR 寄存器中(用于清除中断通道标志位)。正在被服务(活动)的中断(Active)标志位:在IABR 寄存器中,(只读,可以知道当前内核正在处理哪个中断通道)。中断过程初始化过程:中断响应过程:执行TIMEx 的中断服务程序:中断返回:外部中断/事件控制器(EXTI)EXTI 控制器的主要特性如下:每个中断/事件线上都具有独立的触发和屏蔽。每个中断线都具有专用的状态位。支持多达23 个软件事件/中断请求。检测脉冲宽度低于APB2 时钟宽度的外
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- 联网 课件 汇总 全书 电子 教案 完整版 最新
限制150内