（中职）电子技术基础与技能练习题-6．2 逻辑电路判断题+答案2022-2023学年.docx

《（中职）电子技术基础与技能练习题-6．2 逻辑电路判断题+答案2022-2023学年.docx》由会员分享，可在线阅读，更多相关《（中职）电子技术基础与技能练习题-6．2 逻辑电路判断题+答案2022-2023学年.docx（6页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、（中职）电子技术基础与技能练习题-62 逻辑电路判断题+答案62 逻辑电路判断题题号答案试题解析组卷代码类别难度考点1.组合逻辑电路不具备记忆功能，时序逻辑电路具有记忆功能。11F112.普通编码器在任何时刻，只能对1个输入信号进行编码。优先编码器允许多个输入信号有效，按优先级别高的有效输入信号进行编码。13F123.3个输出端最多只能对8个对象进行编码。12F124.74LS148优先编码器中7的优先级别最高，0的级别最低。因此6的优先级别比5高，同时输入时处理6，对应的BCD码是0110.13F135.普通编码器在任何时刻，只能对1个输入信号进行编码。优先编码器允许多个输入信号有效，按优先

2、级别高的有效输入信号进行编码。13F126.译码器是一种有多输入端和多个输出端的逻辑电路11F117.74LS48可以直接驱动七段共阴LED数码管21F118.计数器的模是计数器输出状态的数目，一定数目的触发器对应的模是一定的。如三个对应的就是8个状态。与输入脉冲没有关系。11F119.二极管的负极接在一起，正极接另处称为共阴；正极接在一起，称为共阳。23F1110.组合逻辑电路不具备记忆功能，时序逻辑电路具有记忆功能。11F1111.主要看是什么功能的编码器，在具体的功能实现过程中来选择是用或门、与非门。12F1212.译码器是编码器的反过程，但不能把编码器的输入端当输入使用，输出端当输入端

3、使用12F1113.译码就是把编码信号转换成数据线上的状态的过程，在转换过程中就是门电路组成的“条件”开关；条件符合就输出状态。11F1114.译码器输出的不一定是数字11F1215.译码器的一串代码，只能有一种输出。11F1216.LED共阳极型七段数码管一般采用低电平驱动。11F1217.触发器在正常工作时和的逻辑关系是互补的；11F1118.不是所有的触发器都具有翻转功能，比如RS和D触发器。11F1119.组合逻辑电路不具备记忆功能，时序逻辑电路具有记忆功能。时序电路的输出状态不仅与当前的状态有关，还与信号作用前的状态有关。11F1120.触发器是双态电路，可以有两种输出状态，但不一定

4、是双稳态。12F1121.在触发器的逻辑符号中，小圆圈表示输入脉冲为低电平有效。11F1122.同步RS触发器的工作过程就是依据R、S信号的变化改变输出状态。12F1123.主从JK触发器的功能是J=0,K=1时,输出为0。B.J=1,K=0时, 输出为1。C.J=0,K=0时,次态维持原态，即保持功能。D.J=1,K=1时,次态发生翻转。11F1124.D触发器具有置0和置1两个功能，不具有计数功能。11F1125.施密特触发器电路状态的翻转需要外加触发信号来维持。多谐振荡器不需要外加触发信号。11F1126.不一定11F1127.门电路是构成组合逻辑电路的基本单元，不具备记忆功能。触发器是

5、构成时序逻辑电路的基本单元，具有记忆功能11F1128.触发器的输出端Q的状态就是触发器的状态。11F1129.在输入端加CP=1,R=S=0时，同步RS触发器保持原态。11F1230.同步RS触发器是电平触发，不是边沿触发器。11F1231.在JK触发器输入 J=1，K=0，CP=1时，JK触发器状态为1。11F1232.D触发器具有置0和置1两个功能，不具有计数功能。11F1233.可以11F1234.D触发器的工作触发过程不是一步完成的11F1135.多谐振荡器具有两个暂稳态。11F1136.触发器电路的输出只看状态，与幅度无关。13F1137.计数器、寄存器通常由触发器构成。11F11

6、38.移位寄存器输入输出的方式有四种：串入串出，串入并出，并入串出，并入并入。11F1139.寄存器存放数码的方式有串行和并行两种。11F1240.同步计数器的计数速度比异步计数器速度快。11F1241.构成计数器的器件必须具有记忆功能，才能实现其功能。11F1142.JK触发器的输入端J悬空，不一定 J=0。11F1143.时序电路的输出状态不仅与当前的状态有关，还与信号作用前的状态有关。因此电路具有记忆功能。11F1144.RS触发器的输出状态不仅与当前的状态有关，还与信号作用前的状态有关。11F1245.JK触发器的J=K=1时，处于翻转状态11F1246.各种功能触发器之间可以实现相互

7、转换。11F1247.时序电路的基本组成单元是触发器，组合逻辑电路的基本组成单元是门电路。11F1148.优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号进行编码，对级别较低的输入信号不予理睬。13F1149.触发器具有记忆功能12F1250.组合逻辑电路不具备记忆功能，时序逻辑电路具有记忆功能。11F1151.JK触发器是基本RS触发器的电路升级，它改进了基本RS触发器的不足，使触发器工作更稳定。11F1152.JK触发器的J=K=0时，电路为保持功能11F1253.可以用不同的逻辑函数式来实现同一逻辑功能11F1254.组合逻辑电路不具备记忆功能，时序逻辑电路具有

8、记忆功能。11F1155.异步时序电路的各级触发器类型是基本相同的。13F1256.触发器是构成时序电路的基本单元，它的输出状态不仅与当前的状态有关，还与信号作用前的状态有关。因此时序逻辑电路具有记忆功能。11F1257.JK触发器具有置0，置1，保持，翻转等四种功能12F1258.一个触发器能存放一位二进制数。12F1159.同步RS触发器中,当CP=0期间，输入信号不能进入，输出无变化11F1160.同步RS触发器中,当CP=0期间，输入信号不能进入，输出无变化11F1161.触发器是构成时序电路的基本单元，它的输出状态不仅与当前的状态有关，还与信号作用前的状态有关。11F1262.主从J

9、K触发器消除了空翻现象11F1163.触发器具有记忆功能。12F1164.组合逻辑电路的读图是根据已知的逻辑电路，找出输出与输入信号间的逻辑关系，确定电路的逻辑功能。11F1265.组合逻辑电路的输出状态只与当前的输入状态有关，而与信号作用前的状态无关。11F1166.触发器在某一时刻的输出不仅和当时的输入状态有关，而且还与在些之前的电路状态有关，即当输入信号消失后，触发器的状态被记忆，直到再输入信号后它的状态才可能变化。11F1267.组合逻辑电路没有记忆功能。任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。11F1168.寄存器是时序逻辑电路,它具有接收数据、存放数据和输出数据

10、的基本功能。11F1169.组合逻辑电路不具备记忆功能，时序逻辑电路具有记忆功能。11F1270.组合逻辑电路的输出状态只与当前的输入状态有关，而与信号作用前的状态无关。不具有记忆功能。11F1271.题意没说清是普通编码器还是优先编码器。普通编码器在任何时刻，只能对1个输入信号进行编码。优先编码器允许多个输入信号有效，按优先级别高的有效输入信号进行编码。11F1272.编码器对某个输入信号编码时，该输入端的状态一定与其余各输入端的状态相反。这样才能避免输入信号的相互干扰。12F1273.译码器的输出端子数N和输入端子数n之间应满足N2n 231024，故应为4个输出端。12F1274.译码器是编码器的反过程，但不能把编码器的输入端当输入使用，输出端当输入端使用。12F1275.译码器是一个多端输入和多个输出端的逻辑电路11F1176.译码器是将每个代码的含义“翻译”过来，并给出相应的输出信号，不是直接将二进制码翻译成十进制数11F1277.译码器输出的是状态，不是数字。11F1178.译码器是一个多输入、多输出的组合逻辑电路。其作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。11F1279.根据译码器的输出电平工作原理，可以设计成输出低电平有效，也可以设计成输出高电平有效。11F11