第五章-半导体存储器.ppt

《第五章-半导体存储器.ppt》由会员分享，可在线阅读，更多相关《第五章-半导体存储器.ppt（24页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第 五章五章 半导体存储器半导体存储器 1 1、指令、指令JMP NEXTIJMP NEXTI在程序中的偏移地址为在程序中的偏移地址为0167H0167H（注：这是该指令第一字所在的地址），指令的机器（注：这是该指令第一字所在的地址），指令的机器码为码为EBE7HEBE7H（其中（其中EBHEBH为操作码，为操作码，E7HE7H为操作数）。执为操作数）。执行该指令后程序转移去的偏移地址是什么？（行该指令后程序转移去的偏移地址是什么？（P104-P104-106106)答：答：JMPJMP指令机器码的长度为指令机器码的长度为2 2个字节，所以该指个字节，所以该指令执行完后程序计数器令执行完后程

2、序计数器PCPC值为（值为（0167H+20167H+2）；）；JMPJMP指令指令为相对寻址，操作数为相对寻址，操作数E7HE7H即为跳转距离即为跳转距离X X的补码，即跳的补码，即跳转距离转距离X=-19HX=-19H，因此有：程序转移去的偏移地址，因此有：程序转移去的偏移地址=0167H+2-19H=0150H=0167H+2-19H=0150H。第第 五章五章 半导体存储器半导体存储器5.1 概述概述5.1.1 存储器的分类存储器的分类内存储器内存储器外存储器外存储器：通过总线直接与：通过总线直接与CPU相连，具有一定容量、存取速度快的存储器，称为内存相连，具有一定容量、存取速度快的存

3、储器，称为内存：通过接口电路与系统相连，存储容量大而速度慢的存储器称为外存通过接口电路与系统相连，存储容量大而速度慢的存储器称为外存5.1.2 半导体存储器的分类半导体存储器的分类第第 五章五章 半导体存储器半导体存储器5.1.3 半导体存储器的主要技术指标半导体存储器的主要技术指标1、存储容量、存储容量存储器可以存储的二进制信息总量称为存储容量存储器可以存储的二进制信息总量称为存储容量（1）用字数用字数位数表示，以位为单位。位数表示，以位为单位。（2）用字节数表示容量，以字节为单位。用字节数表示容量，以字节为单位。1K4位，表示芯位，表示芯片有片有1K个单元，个单元，每个存储单元的每个存储单

4、元的长度为长度为4位位128B，表示芯片表示芯片有有128个单元，个单元，每个存储单元的每个存储单元的长度为长度为8位位1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240B1024 GB（2）存取时间）存取时间：启动一次存储器操作到完成该操作所经历的时间：启动一次存储器操作到完成该操作所经历的时间（3）存储周期）存储周期：连续启动两次独立的存储器操作：连续启动两次独立的存储器操作(如连续两次读操作如连续两次读操作)所需要的最短所需要的最短 间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。间隔时间称为存储周期。它是衡量主存储器工作速度的重要

5、指标。一般情况下，存储周期略大于存取时间。一般情况下，存储周期略大于存取时间。（4）功耗）功耗（5）可靠性：用平均故障时间来衡量（两次故障之间的平均时间间隔）可靠性：用平均故障时间来衡量（两次故障之间的平均时间间隔）（6）集成度：一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一）集成度：一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一 位二进制信息，集成度常用位位二进制信息，集成度常用位/片表示。片表示。（7）性价比）性价比第第 五章五章 半导体存储器半导体存储器5.1.4 半导体存储器芯片的基本结构半导体存储器芯片的基本结构1、存储体、存储体2、外围电路、外围电路

6、三态数据缓冲器、三态数据缓冲器、地址译码电路地址译码电路、读读/写控制电路写控制电路存储矩阵存储矩阵2nN位位控制逻辑控制逻辑A0A1AN-1三态三态数据数据缓冲缓冲器器D0D1DN-1W/RCS地地址址译译码码器器第第 五章五章 半导体存储器半导体存储器3.地址译码方式地址译码方式单译码方式：适用于小容量的存储芯片单译码方式：适用于小容量的存储芯片双译码方式：适用于容量较大的存储器芯片双译码方式：适用于容量较大的存储器芯片（1）单译码方式单译码方式：只用一个译码电路只用一个译码电路对所有地址信息进行译码，译码输出的对所有地址信息进行译码，译码输出的选择线选择线(字选择线）字选择线）直接选直接

7、选中对应的单元中对应的单元164位芯片位芯片排成排成16行行4列，每一行对应一个字（由列，每一行对应一个字（由4位组成，共用字选择线），每一列对应其位组成，共用字选择线），每一列对应其中的一位，每一行的选择线和每一列的数中的一位，每一行的选择线和每一列的数据线是公共的。据线是公共的。当当A3A2A1A0=0000，而片选信号为而片选信号为CS=0，WR=1时，时，将将0号单元中的信息写出号单元中的信息写出第第 五章五章 半导体存储器半导体存储器2）双译码方式）双译码方式三三态态双双向向缓缓冲冲器器3232=1024存储矩阵存储矩阵10241控制电路控制电路Y向译码器向译码器CSWRRDA5A6

8、A7A8A9Y0Y1Y31X0X1X2X31X向向译译码码器器A0A1A2A3A4I/O(1位位)当当A4A3A2A1A0=00000，A9A8A7A6A5=00000时，时，第第0号单元被选中，号单元被选中，通过数据线通过数据线I/O实现数据的输入或输出实现数据的输入或输出若采用单译码若采用单译码方式方式将有将有1024根译根译码输出线码输出线 双译码方式双译码方式把把n位地址线位地址线分成分成X和和Y两组，分别进行两组，分别进行译码，产生一组行选择线译码，产生一组行选择线（X）和一组列选择线）和一组列选择线（Y），每一根行线选中存），每一根行线选中存储矩阵中位于同一行的所有储矩阵中位于同一

9、行的所有单元，每一根列线选中存储单元，每一根列线选中存储矩阵中位于同一列的所有单矩阵中位于同一列的所有单元，行和列的交叉单元就是元，行和列的交叉单元就是被选中的存储单元。被选中的存储单元。第第 五章五章 半导体存储器半导体存储器5.2 随机读写存储器（随机读写存储器（RAM）主要介绍采用主要介绍采用MOS工艺制成的工艺制成的静态存储器和动态存储器静态存储器和动态存储器一、静态一、静态RAM特点：由特点：由MOSMOS管组成，基本存储电路中管子数目较多，集成度低，功耗大；但管组成，基本存储电路中管子数目较多，集成度低，功耗大；但 不需要刷新电路，故外围电路简化！不需要刷新电路，故外围电路简化！I

10、ntel 2114 SRAM芯片的容量为芯片的容量为1 1K K 4 4位位，18脚封装，脚封装，+5 V电源电源当片选信号当片选信号CS0且且WE0时，数据输入三态门打开，时，数据输入三态门打开，I/O电路对被选中单元的电路对被选中单元的4位进行写入；位进行写入；当当CS0且且WE1时，数据输入三态门关闭，而数据输出三态门打开，时，数据输入三态门关闭，而数据输出三态门打开，I/O电路将被选中单元的电路将被选中单元的4位信息读出送数据线；位信息读出送数据线；当当CS1即即CS无效时，不论无效时，不论WE为何种状态，各三态门均为高阻状态，芯片不工作。为何种状态，各三态门均为高阻状态，芯片不工作。

11、第第 五章五章 半导体存储器半导体存储器二、动态二、动态RAM利用电容存储电荷的原理保存信息，由于电容上电荷会利用电容存储电荷的原理保存信息，由于电容上电荷会逐渐泄漏，因而需要对动态逐渐泄漏，因而需要对动态RAM定时刷新！定时刷新！动态动态RAM Intel 2164A的存储容量为的存储容量为64K1位。位。12345678910111213141516NCDINVSSA0A2A1VDDDOUTA6A3A4A5A7WECASRASDINA7A0CASRASDOUTWEA7A0CASRASWEVSSVDD地址输入地址输入列地址选通列地址选通行地址选通行地址选通写允许写允许5地地(a)(b)分时分

12、时复用复用共同组成共同组成4个个128128矩阵矩阵第第 五章五章 半导体存储器半导体存储器5.3 只读存储器（只读存储器（ROM）集成度高，断电后信息不丢失，可靠性高集成度高，断电后信息不丢失，可靠性高一、掩膜式只读存储器（一、掩膜式只读存储器（MROM）内容由生产厂家按用户要求在芯片的生产过程中写入，写入后不能修改内容由生产厂家按用户要求在芯片的生产过程中写入，写入后不能修改二、可编程只读存储器（二、可编程只读存储器（PROM）PROM出厂时各个单元内容全为出厂时各个单元内容全为0，用户可用专门的，用户可用专门的PROM写入器将信息写入。即写入器将信息写入。即某个存储位一旦写入某个存储位一

13、旦写入1，就不能在变为零，只能进行一次编程！，就不能在变为零，只能进行一次编程！三、可擦除、可再编程的只读存储器三、可擦除、可再编程的只读存储器紫外线擦除紫外线擦除PROM（简称简称EPROM）电擦除电擦除PROM（简称简称EEPROM或或E2PROM）需要一个能通过紫外线的需要一个能通过紫外线的石英窗口，擦除时用紫外石英窗口，擦除时用紫外线照射线照射20分钟，读出单元分钟，读出单元均为均为FFH，则擦除成功！则擦除成功！对整个芯片进行擦除对整个芯片进行擦除擦除时只需加高压对指定单元产生电流，擦除时只需加高压对指定单元产生电流，形成形成“电子隧道电子隧道”，将该单元内容擦除！，将该单元内容擦除

14、！第第 五章五章 半导体存储器半导体存储器5.4 存储器的扩展存储器的扩展用容量较小，字长较短的存储器芯片用容量较小，字长较短的存储器芯片存储器与存储器与CPU的连接（的连接（P186）一、存储芯片的扩展一、存储芯片的扩展字字扩展扩展位扩展字位扩展1、位扩展、位扩展存储芯片的字（单元）数满足要求而存储芯片的字（单元）数满足要求而位数不够位数不够的扩展。的扩展。I/O8I/O7I/O6I/O5I/O4I/O3I/O28 K1I/O1CS WRD7D0数据总线数据总线CSWR控制总线控制总线A0A12地址总线地址总线使用使用8片片8 K 1的的RAM芯片通过位扩展构成芯片通过位扩展构成8K 8的存

15、储器系的存储器系统统8K个单个单元寻址元寻址8位位信息信息所有芯所有芯片被同片被同时选中！时选中！第第 五章五章 半导体存储器半导体存储器六管静态基本存储电路P176 第第 五章五章 半导体存储器半导体存储器2、字扩展、字扩展适用于芯片的位数满足要求而字数不够，适用于芯片的位数满足要求而字数不够，对存储单元的数量进行扩展。对存储单元的数量进行扩展。用用4个个16 K 8芯片经字扩展构成一个芯片经字扩展构成一个64K 8的存储器系统的存储器系统2-4译译码码器器0123A15A1416K8(1)CEWE16K8(2)CEWE16K8(3)CEWE16K8(4)CEWEA0A13WED7D0 地址

16、地址片号片号A15A14A13A12A11A1A0说明说明100000000011111最低地址（最低地址（0000H）最高地址（最高地址（3FFFH）201010000011111最低地址（最低地址（4000H）最高地址（最高地址（7FFFH）310100000011111最低地址（最低地址（8000H）最高地址（最高地址（BFFFH）411110000011111最低地址（最低地址（C000H）最高地址（最高地址（FFFFH）第第 五章五章 半导体存储器半导体存储器3、字位同时扩展、字位同时扩展方法：方法：若使用若使用l k位存储器芯片构成一个容量为位存储器芯片构成一个容量为M N位位(M

17、l，Nk)的存储器，那么的存储器，那么这这 个存储器共需要个存储器共需要(M/l)(N/k)个存储器芯片。连接时可将这些芯片分成个存储器芯片。连接时可将这些芯片分成(M/l)个个 组，每组有组，每组有(N/k)个芯片，个芯片，组内采用位扩展法，组间采用字扩展法。组内采用位扩展法，组间采用字扩展法。用用2114(1K 4)RAM芯片构成芯片构成4K 8存储器系统存储器系统I/O1I/O4RAM12114A9A02-4译码器译码器A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWEC

18、SI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A01K=2104K=2124片4位位8位位2片第第 五章五章 半导体存储器半导体存储器4、典型的静态、典型的静态RAM芯片芯片 典型的静态典型的静态RAMRAM芯片如芯片如HM6116HM6116（2K2K），），62646264（8K8K8 8位），位），6212862128（16K16K8 8位）和位）和6225662256（32K32K8 8位）等。位）等。SRAM6116SRA

19、M6116的引脚如下图所示。的引脚如下图所示。（1 1）SRAM 6116SRAM 6116的工作方式的工作方式 由片选信号、写允许信号由片选信号、写允许信号和输出允许信号的组合控制和输出允许信号的组合控制SRAM 6116SRAM 6116芯片的工作方式。芯片的工作方式。第第 五章五章 半导体存储器半导体存储器（2）SRAM 6116的内部功能框图的内部功能框图第第 五章五章 半导体存储器半导体存储器5.4.2 存储器与存储器与CPU的连接的连接CPU要在地址总线上发地址信号，要在地址总线上发地址信号，选择要访问的存储单元；选择要访问的存储单元；向存储器发出读向存储器发出读/写控制信号；写控

20、制信号；最后在总线上交换信息！最后在总线上交换信息！1、存储器与控制总线的连接、存储器与控制总线的连接最小方式下：最小方式下：M/IO存储器存储器I/O端口控制信号端口控制信号RD和和WR最大方式下：最大方式下：MRDC Memory read commandMWTC Memory write commandIORC I/O read commandIOWC I/O write command2、存储器与数据总线的连接、存储器与数据总线的连接8086CPU的数据总线有的数据总线有16根，根，其中高其中高8位数据线位数据线D15 D8接存储器接存储器的高位库的高位库(奇地址库奇地址库)，低，低8

21、位数据线位数据线D7 D0接存储器的低位库接存储器的低位库(偶地址库偶地址库)，根据根据BHE(选择奇地址库选择奇地址库)和和A0(选择偶地址库选择偶地址库)的不同状态组合的不同状态组合决定对存储器做字操作还是字节操作。决定对存储器做字操作还是字节操作。80888088CPUCPU的数据总线有的数据总线有8 8根，根，存储器为单一存储体组织存储器为单一存储体组织 6116A10A0OEWECED7D0 6116A10A0OEWECED15D8A11A1RDWRA0BHE由两片由两片6116(26116(2K K 8)8)构成的构成的2 2K K字字(4(4K K字节字节)的存储器与的存储器与8

22、086 8086 CPUCPU的连接的连接第第 五章五章 半导体存储器半导体存储器3、存储器与地址总线的连接、存储器与地址总线的连接片内地址译码片内地址译码片间地址译码片间地址译码各芯片内某存储单元的选择各芯片内某存储单元的选择用于产生片选信号，决定每一个存储芯片在整个存储单元中用于产生片选信号，决定每一个存储芯片在整个存储单元中的地址范围的地址范围P184将相应数目的低位将相应数目的低位地址总线与芯片的地址总线与芯片的地址线相连地址线相连片选信号通常由高片选信号通常由高位地址总线经译码位地址总线经译码电路生成电路生成线选法线选法部分译码部分译码全译码全译码将某高位地址线接某存储将某高位地址线

23、接某存储芯片片选芯片片选，为，为1时选中所连芯片，再由低时选中所连芯片，再由低位地址进行片内寻址。适用于小型微机系统或芯片较少场合位地址进行片内寻址。适用于小型微机系统或芯片较少场合低位地址线全部参与片内寻址，高位地址线全部参与片间地址译低位地址线全部参与片内寻址，高位地址线全部参与片间地址译码。不会发生地址重叠码。不会发生地址重叠高位地址线产生片选信号时，未完全参加译码。高位地址线产生片选信号时，未完全参加译码。混合译码法：将部分译码法和线选法结合起来产生片选信号。混合译码法：将部分译码法和线选法结合起来产生片选信号。第第 五章五章 半导体存储器半导体存储器I/O1I/O4RAM12114A

24、9A0A11A10D3D0A9A0RAM12114I/O1I/O4WECSWECSI/O1I/O4RAM22114A9A0A9A0RAM22114I/O1I/O4WECSWECSI/O1I/O4RAM32114A9A0A9A0RAM32114I/O1I/O4WECSWECSI/O1I/O4RAM42114A9A0A9A0RAM42114I/O1I/O4WECSWECSD7D4WRA9A0A12A13BCY0Y1Y2Y3Y2BG2AG11A15A14G1IO/M字字 位位 同时同时 扩扩 展展 连连 接接 图图芯芯 片片A15 A10A9 A0地址范围地址范围RAM100000000000000

25、0011111111110000H03FFHRAM2000001000000000011111111110400H07FFHRAM30000100000000000111111111110800H0BFFHRAM4000011000000000011111111110C00H0FFFH第第 五章五章 半导体存储器半导体存储器 1 1、已知某、已知某80888088微机系统中有两个微机系统中有两个3-83-8译码器译码器74LS13874LS138，如图，如图所示，分别用于储存器和所示，分别用于储存器和I/OI/O端口的地址选择。试按图中连线把端口的地址选择。试按图中连线把两个译码器各个输出线两

26、个译码器各个输出线CSCS0 0CSCS7 7，PSPS0 0PSPS7 7寻址范围列表写出。寻址范围列表写出。第第 五章五章 半导体存储器半导体存储器 2 2、存储系统分析与设计。已知、存储系统分析与设计。已知RAMRAM芯片和地址译码器的引芯片和地址译码器的引脚如图所示，回答如下问题：脚如图所示，回答如下问题：（1 1）若要求构成一个）若要求构成一个8K8K8 8的的RAMRAM阵列，需几片这样的芯阵列，需几片这样的芯片？设片？设RAMRAM阵列组占用起始地址为阵列组占用起始地址为E1000HE1000H的连续地址空间，试的连续地址空间，试写出每块写出每块RAMRAM芯片的地址空间。芯片的

27、地址空间。（2 2）若采用全地址译码方式译码，试画出存储器系统电）若采用全地址译码方式译码，试画出存储器系统电路连接图。路连接图。（3 3）试编程：将）试编程：将55H55H写满每个芯片，而后再逐个单元读出写满每个芯片，而后再逐个单元读出做比较，若有错则做比较，若有错则C CL L=FFH=FFH，正确则，正确则C CL L=77H=77H。第第 五章五章 半导体存储器半导体存储器2 2题存储系统分析与设计解答：题存储系统分析与设计解答：（1 1）图中所示）图中所示RAMRAM芯片有芯片有1212根地址线和根地址线和4 4根数据线，因此一根数据线，因此一片这样的片这样的RAMRAM芯片其存储容

28、量为芯片其存储容量为2 21212*4bit=4K*4bit,*4bit=4K*4bit,若需构成若需构成8K*88K*8的的RAMRAM阵列，共需（阵列，共需（8K*88K*8）/（4K*44K*4）=4=4片。这片。这4 4片片RAMRAM芯片芯片应分成应分成2 2个芯片组，每个芯片组中个芯片组，每个芯片组中RAMRAM芯片的地址线芯片的地址线A11A0A11A0、读写控制线和片选控制线都连在一起，因此每组中的读写控制线和片选控制线都连在一起，因此每组中的RAMRAM芯片芯片占用的地址空间完全一样，只是分别提供占用的地址空间完全一样，只是分别提供4 4位和低位和低4 4位的数据，位的数据，

29、这两个芯片组的地址空间分别为：这两个芯片组的地址空间分别为：组组E1000HE1000HE1FFFHE1FFFH和和组组E2000HE2000HE2FFFHE2FFFH。（2 2）全译码系统的电路连接可以如图所示。图中）全译码系统的电路连接可以如图所示。图中4 4个芯片个芯片的控制线和的控制线和A A1111AA0 0地址线是连接在一起的。地址线是连接在一起的。第第 五章五章 半导体存储器半导体存储器第第 五章五章 半导体存储器半导体存储器（3）一种可能的填写内存的程序代码如下：）一种可能的填写内存的程序代码如下：MOV AX,0E100H MOV DS,AX ；给段寄存器赋初值；给段寄存器赋

30、初值 MOV ES,AX MOV DI,0 CLD MOV CX,2000H ；设置循环计数器赋初值；设置循环计数器赋初值 MOV AL,55H REP STOSB ；向；向DI所指的内存单元中填写所指的内存单元中填写“55H”MOV DI,0 MOV CX,2000H REPZ SCASB ；扫描不等于；扫描不等于55H的单元，转到的单元，转到NEXT处理处理 JNZ NEXT；有不等于；有不等于55H的单元的单元 MOV CL,77H ；正确；正确 JMP EXITNEXT：MOV CL,0FFH ；出错；出错 EXIT：HLT第第 五章五章 半导体存储器半导体存储器 3 3、CPUCPU

31、与存储器的连接如下图，已知与存储器的连接如下图，已知8KB RAM8KB RAM的的地址范围是地址范围是8000H9FFFFH8000H9FFFFH；8KB ROM8KB ROM的地址范围是的地址范围是2000H2000H3FFFH3FFFH，完成译码器，完成译码器74LS13874LS138输出输出/Y/Y0 0/Y/Y7 7与存与存储器片选端储器片选端/CE/CE的连线。的连线。（注：（注：74LS13874LS138的的G G1 1=H=H、/G/G2A2A=L=L、/G/G2B2B=L,=L,存储器的读存储器的读写控制线未画）写控制线未画）答：答：74LS138的的/Y1输出端接输出端接ROM的片选端的片选端/CE,/Y4输出端输出端接接RAM的片选端的片选端/CE。