第11章-触发器和时序逻辑电路ppt课件(全).ppt

《第11章-触发器和时序逻辑电路ppt课件(全).ppt》由会员分享，可在线阅读，更多相关《第11章-触发器和时序逻辑电路ppt课件(全).ppt（40页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第11章章 触发器和时序逻辑电路触发器和时序逻辑电路 触发器的工作原理触发器的工作原理 各种触发器的逻辑功能各种触发器的逻辑功能 寄存器的结构和工作原理寄存器的结构和工作原理 计数器的结构和工作原理计数器的结构和工作原理学习要点学习要点第第11章章 触发器和时序逻辑电路触发器和时序逻辑电路11.1 触发器触发器触发器是构成时序逻辑电路的基本逻辑部件。它有两个稳定的状态：0状态和1状态；在不同的输入情况下，它可以被置成0状态或1状态；当输入信号消失后，所置成的状态能够保持不变。根据逻辑功能的不同，触发器可以分为RS触发器、D触发器、JK触发器、T和T触发器；按照结构形式的不同，又可分为基本RS

2、触发器、同步触发器、主从触发器和边沿触发器。11.1.1 11.1.1 基本基本RSRS触触发发器器1）电路组成和逻辑符号2）逻辑功能在信号输出端，的状态称为0状态，的状态称为1状态；在信号输入端，低电平有效。（1）、时：由于 ，不论原来Q为0还是1，都有 ；再由 、可得Q0。即不论触发器原来处于什么状态都将变成0状态，这种情况称将触发器置0或复位。端称为触发器的置0端或复位端。（2）、时：由于 ，不论原来 为0还是1，都有Q=1；再由 、Q=1可得 。即不论触发器原来处于什么状态都将变成1状态，这种情况称将触发器置1或置位。端称为触发器的置1端或置位端。（3）、时：根据与非门的逻辑功能知，触

3、发器保持原有状态不变，即原来的状态被触发器存储起来，说明触发器具有记忆能力。（4）、时：，不符合触发器的逻辑关系。并且由于与非门延迟时间不可能完全相等，在两输入端的0同时撤除后，将不能确定触发器是处于1状态还是0状态。所以触发器不允许出现这种情况，这就是基本RS触发器的约束条件。工作原理工作原理4）特性表 功能0 0 00 0 1禁用禁用不允许0 1 00 1 111置11 0 01 0 100置01 1 01 1 101保持5）特性方程 6）工作波形11.1.2 同步同步RS触发器触发器1）电路结构和逻辑符号2）逻辑功能CP0时，R=S=1，触发器保持原来状态不变。CP1时，工作情况与基本R

4、S触发器相同。3）特性表CP R S QnQn+1 功能0 Qn 保持1 0 0 01 0 0 101 保持1 0 1 01 0 1 111 置11 1 0 01 1 0 100 置01 1 1 01 1 1 1不用不用 不允许4）特性方程（CP=1期间有效）5）工作波形6）同步RS触发器的主要特点（1）时钟电平控制。在CP1期间接收输入信号，CP0时状态保持不变，与基本RS触发器相比，对触发器状态的转变增加了时间控制。（2）R、S之间有约束。不能允许出现R和S同时为1的情况，否则会使触发器处于不确定的状态。11.1.3 同步同步JK触发器触发器1）电路结构、逻辑符号2）功能描述当CP=0时，

5、J、K变化对G3、G4门输出没有影响，始终为1，触发器处于保持状态。当CP=1时，JK组合为00时，状态不变；JK组合为01时，置0；JK组合为10时，置1；JK组合为11时，翻转。3）特性表JK=00时不变时不变JK=01时置时置0JK=10时置时置1JK=11时翻转时翻转4）特性方程CP=1期间有效期间有效5）波形图11.1.4 同步同步D触发器触发器1）电路结构和逻辑符号2）功能描述CP=1期间有效期间有效3）特性表4）特性方程（CP=1期间有效）5）波形图11.2 时序逻辑电路时序逻辑电路11.2.1 概述概述1.时序逻辑电路的特点任何时刻电路的输出不仅与该时刻的输入信号有关，而且还与

6、电路原来的状态有关。2.2.时序电路逻辑功能的表示方法时序电路逻辑功能的表示方法时序电路的逻辑功能可用逻辑表达式、状态表、卡诺图、状态图、时序图和逻辑图6种方式表示，这些表示方法在本质上是相同的，可以互相转换。3.3.时序电路的分类时序电路的分类（1）根据时钟分类同步时序电路中，各个触发器的时钟脉冲相同，即电路中有一个统一的时钟脉冲，每来一个时钟脉冲，电路的状态只改变一次。异步时序电路中，各个触发器的时钟脉冲不同，即电路中没有统一的时钟脉冲来控制电路状态的变化，电路状态改变时，电路中要更新状态的触发器的翻转有先有后，是异步进行的。（2）根据输出分类米利型时序电路的输出不仅与现态有关，而且还决定

7、于电路当前的输入。穆尔型时序电路的其输出仅决定于电路的现态，与电路当前的输入无关；或者根本就不存在独立设置的输出，而以电路的状态直接作为输出。时序逻辑电路的分析方法时序逻辑电路的分析方法电路图电路图时钟方程、时钟方程、驱动方程和驱动方程和输出方程输出方程状态方程状态方程状态图、状态图、状态表或状态表或时序图时序图判断电路判断电路逻辑功能逻辑功能1235时序电路的分析步骤：时序电路的分析步骤：时序电路的分析步骤：时序电路的分析步骤：计算计算411.2.2 寄存器寄存器在数字电路中，用来存放二进制数据或代码的电路称为寄存器。寄存器是由具有存储功能的触发器组合起来构成的。一个触发器可以存储1位二进制

8、代码，存放n位二进制代码的寄存器，需用n个触发器来构成。按照功能的不同，可将寄存器分为基本寄存器和移位寄存器两大类。基本寄存器只能并行送入数据，需要时也只能并行输出。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。1.寄存器1）四位集成寄存器74LS175的结构2）四位集成寄存器的逻辑功能（1）清零。CR=0，异步清零。即有：3）四位集成寄存器74LS175的功能表输入输出0011110100110（2）并行数据输入/输出（3）保持。在CR=1、CP上升沿以外时

9、间，寄存器内容将保持不变。2.移位寄存器1 1）单向移位寄存器）单向移位寄存器并行输出4位右移移位寄存器时钟方程：驱动方程：状态方程：单向移位寄存器具有以下主要特点：（1）单向移位寄存器中的数码，在CP脉冲操作下，可以依次右移或左移。（2）n位单向移位寄存器可以寄存n位二进制代码。n个CP脉冲即可完成串行输入工作，此后可从Q0Qn-1端获得并行的n位二进制数码，再用n个CP脉冲又可实现串行输出操作。（3）若串行输入端状态为0，则n个CP脉冲后，寄存器便被清零。2 2）双向移位寄存器）双向移位寄存器M=0时右移M=1时左移3 3）集成双）集成双向移位寄存向移位寄存器器74LS19474LS194

10、3.寄存器的应用寄存器的应用1 1）环形计数器）环形计数器结构特点结构特点结构特点结构特点即将FFn-1的输出Qn-1接到FF0的输入端D0。工工工工作作作作原原原原理理理理根据起始状态设置的不同，在输入计数脉冲CP的作用下，环形计数器的有效状态可以循环移位一个1，也可以循环移位一个0。即当连续输入CP脉冲时，环形计数器中各个触发器的Q端或端，将轮流地出现矩形脉冲。能自启动的能自启动的4位环形计数器位环形计数器状状状状态态态态图图图图2 2）扭环形计数器）扭环形计数器结构特点结构特点结构特点结构特点状状状状态态态态图图图图即将FFn-1的输出Qn-1接到FF0的输入端D0。能自启动的能自启动的

11、4位扭环形计数器位扭环形计数器11.2.3 计数器在数字电路中，能够记忆输入脉冲个数的电路称为计数器。计数器二进制计数器十进制计数器N进制计数器加法计数器同步计数器异步计数器减法计数器可逆计数器加法计数器减法计数器可逆计数器二进制计数器十进制计数器N进制计数器1.1.二进制异步计数器二进制异步计数器1）二）二进进制异步加法制异步加法计计数器数器驱动方程：状态方程：CP 二进制异步加法计数器的状态表计数脉冲Q3Q2Q1Q0十进制数000000100011200102300113401004501015601106701117810008910019101010101110111112110012

12、1311011314111014151111151600000二进制异步加法计数器的时序图Q0，Q1，Q2，Q3的周期分别是计数脉冲（CP）周期的2倍，4倍，8倍，16倍，也就是说Q0，Q1，Q2，Q3分别对CP波形进行了二分频，四分频，八分频，十六分频，因而计数器也可作为分频器。2.二进制同步计数器驱动方程2）二进制同步加法计数器的状态表CP的顺序Q3Q2Q1Q0十进制数0000001000112001023001134010045010156011067011178100089100191010101011101111121100121311011314111014151111151600

13、0003）二进制同步加法计数器的时序图3.十进制计数器1）同步十进制计数器的结构与工作原理（1）第一位触发器F0，每来一个计数脉冲就翻转一次，故J0=K0=1；（2）第二位触发器F1，在Q0=1时再来一个脉冲翻转，而在Q3=1时不得翻转，故J1=，K1=Q0；（3）第三位触发器F2，在Q1=Q0=1时再来一个脉冲翻转，故J2=K2=Q1Q0；（4）第四位触发器F3，在Q2=Q1=Q0=1时，再来一个时钟翻转，并来第十个脉冲时由1翻转为0，故J3=Q2Q1Q0，K3=Q0。2）同步十进制计数器的状态表计数脉冲Q3Q2Q1Q0十进制数00000010001120010230011340100450

14、1015601106701117810008910019100000进位3）十进制计数器的时序图本章小结1.触发器是数字电路的极其重要的基本单元。触发器有两个稳定状态，在外界信号作用下，可以从一个稳态转变为另一个稳态；无外界信号作用时状态保持不变。因此，触发器可以作为二进制存储单元使用。触发器的逻辑功能可以用真值表、卡诺图、特性方程、状态图和波形图等五种方式来描述。2.触发器的特性方程是表示其逻辑功能的重要的逻辑函数，在分析和设计时序电路时，常用来作为判断电路状态转换的依据。各种不同逻辑功能触发器的特性方程为3.同一种功能的触发器，可以用不同的电路结构形式来实现；反过来，同一种电路结构形式，可

15、以构成具有不同功能的各种类型触发器。输入信号是双端的触发器，以JK触发器的逻辑功能最为完善；输入信号是单端的触发器，使用最方便的是D触发器。RS触发器：，其约束条件为：RS0JK触发器：D触发器：6.计数器是一种应用十分广泛的时序电路，除用于计数、分频外，还广泛用于数字测量、运算和控制等。计数器可利用触发器和门电路构成。但在实际工作中，主要是利用集成计数器来构成。4.时序逻辑电路的特点是任意时刻的输出状态不仅和当时的输入信号有关，而且还和电路原来的状态有关。描述时序逻辑电路功能的方法有方程组、状态转换表、状态图、时序图、逻辑电路图等。5.寄存器是用来存放二进制数据或代码的电路，是一种基本时序电路。寄存器分为基本寄存器和移位寄存器两大类。寄存器的应用很广，特别是移位寄存器。