第4章集成电路器件工艺..ppt

《第4章集成电路器件工艺..ppt》由会员分享，可在线阅读，更多相关《第4章集成电路器件工艺..ppt（64页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、集成电路设计集成电路设计Email:Mobile:13953183832 陈江华2 2第四章第四章 集成电路器件工艺集成电路器件工艺4.1 双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3 MOS工艺和相关的VLSI工艺4.4 BiCMOS工艺2023/3/103 3第四章第四章 集成电路器件工艺集成电路器件工艺表 4.12023/3/104 4图4.1 几种IC工艺速度功耗区位图2023/3/105 54.1 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺4.2 MESFET和HEMT工艺4.3 MOS工艺和相关的VLSI工艺4.4 BiCMOS工艺2023/3

2、/10 6 64.1.1 双极性硅工艺双极性硅工艺 早期的双极性硅工艺：NPN三极管1232023/3/107 7先进的双极性硅工艺：NPN三极管图4.21.4256782023/3/108 8GaAs基同质结同质结双极性晶体管并不具有令人满意的性能4.1.2 HBT工艺工艺2023/3/109 9AlGaAs/GaAs基异质结异质结双极性晶体管(a)(b)图4.3 GaAs HBT的剖面图(a)和能带结构(b)B CE2023/3/101010GaAs 基 HBTInP 基 HBTSi/SiGe的HBT2023/3/1011114.2MESFET和和HEMT工艺工艺 随着随着随着随着III/

3、VIII/V化合物特别是化合物特别是化合物特别是化合物特别是GaAsGaAs工艺的发展，以工艺的发展，以工艺的发展，以工艺的发展，以MESFETMESFET和和和和HEMTHEMT为基本元件的集成电路技术也得到了很为基本元件的集成电路技术也得到了很为基本元件的集成电路技术也得到了很为基本元件的集成电路技术也得到了很大发展。大发展。大发展。大发展。MESFETMESFET直接在外延衬底上形成，而直接在外延衬底上形成，而直接在外延衬底上形成，而直接在外延衬底上形成，而HEMTHEMT有复有复有复有复杂得多的层状结构。尽管如此，它们可以通过一个相似的杂得多的层状结构。尽管如此，它们可以通过一个相似的

4、杂得多的层状结构。尽管如此，它们可以通过一个相似的杂得多的层状结构。尽管如此，它们可以通过一个相似的等效电路建立模型，并具有相似的性能。对于电路设计者等效电路建立模型，并具有相似的性能。对于电路设计者等效电路建立模型，并具有相似的性能。对于电路设计者等效电路建立模型，并具有相似的性能。对于电路设计者而言，它们都属于而言，它们都属于而言，它们都属于而言，它们都属于FETFET晶体管类型。晶体管类型。晶体管类型。晶体管类型。HEMTHEMT（High Electron Mobility TransistorHigh Electron Mobility Transistor高电子迁移率高电子迁移率高

5、电子迁移率高电子迁移率晶体管）器件就是依靠二维电子气来工作的。在晶体管）器件就是依靠二维电子气来工作的。在晶体管）器件就是依靠二维电子气来工作的。在晶体管）器件就是依靠二维电子气来工作的。在HEMTHEMT器器器器件中，二维电子气是与势垒层中的电离施主分离的，因此件中，二维电子气是与势垒层中的电离施主分离的，因此件中，二维电子气是与势垒层中的电离施主分离的，因此件中，二维电子气是与势垒层中的电离施主分离的，因此大大减少了散射效应，提高了电子的迁移率，从而能够制大大减少了散射效应，提高了电子的迁移率，从而能够制大大减少了散射效应，提高了电子的迁移率，从而能够制大大减少了散射效应，提高了电子的迁移

6、率，从而能够制作高速电子器件。作高速电子器件。作高速电子器件。作高速电子器件。2023/3/1012124.2MESFET和和HEMT工艺工艺 GaAs工艺：工艺：MESFET图4.4 GaAs MESFET的基本器件结构欧姆欧姆欧姆欧姆肖特基肖特基金锗合金金锗合金2023/3/101313MESFET增强型和耗尽型减小栅长提高导电能力2023/3/101414GaAs工艺：工艺：HEMT图4.5 简单简单HEMT的层结构n 栅长的减小大量的可高速迁移的电子大量的可高速迁移的电子2023/3/101515二维电子气含义：是指电子沿垂直于表面方向的运动变得量子化，是指电子沿垂直于表面方向的运动变

7、得量子化，是指电子沿垂直于表面方向的运动变得量子化，是指电子沿垂直于表面方向的运动变得量子化，即它的能量只能取一系列的分立值；而平行于表面的运动即它的能量只能取一系列的分立值；而平行于表面的运动即它的能量只能取一系列的分立值；而平行于表面的运动即它的能量只能取一系列的分立值；而平行于表面的运动仍是自由的，能量可以是任意值，即它的自由度为二维的。仍是自由的，能量可以是任意值，即它的自由度为二维的。仍是自由的，能量可以是任意值，即它的自由度为二维的。仍是自由的，能量可以是任意值，即它的自由度为二维的。这样一个薄的电子层称为二维电子气。例如金属这样一个薄的电子层称为二维电子气。例如金属这样一个薄的电

8、子层称为二维电子气。例如金属这样一个薄的电子层称为二维电子气。例如金属-氧化物氧化物氧化物氧化物-半导体结构中的反型层和积累层，以及在两种不同半导体半导体结构中的反型层和积累层，以及在两种不同半导体半导体结构中的反型层和积累层，以及在两种不同半导体半导体结构中的反型层和积累层，以及在两种不同半导体形成的异质结界面附近都会形成二维电子气形成的异质结界面附近都会形成二维电子气形成的异质结界面附近都会形成二维电子气形成的异质结界面附近都会形成二维电子气。2023/3/101616GaAs工艺：HEMT工艺的三明治结构图4.6 DPD-QW-HEMT的层结构2023/3/101717Main Para

9、meters of the 0.3 Main Parameters of the 0.3 m Gate Length HEMTsm Gate Length HEMTsHEMT-TypeParametersE-HEMTD-HEMTVth0.5 V-0.7 VIdsmax200 mA/mm(Vgs=0.8 V)180 mA/mm(Vgs=0 V)Gm500 mS/mm400 mS/mmRs0.6 Wmm0.6 Wmm f T45 GHz40 GHz表 4.2:0.3 m 栅长HEMT的典型参数值2023/3/101818不同材料系统的研究GaAsInPSiGe2023/3/101919与Si三极管

10、相比，MESFET和HEMT的缺点为:跨导相对低;阈值电压较敏感于有源层的垂直尺寸形状和掺杂程度；驱动电流小 阈值电压变化大：由于跨导大，在整个晶圆上，BJT的阈值电压变化只有几毫伏，而MESFET，HEMT由于跨导小，要高十倍多。2023/3/1020204.3 MOS工艺和相关的工艺和相关的VLSI工艺工艺2023/3/102121图4.7 MOS工艺的分类 2023/3/102222认识MOSFET线宽(Linewidth),特征尺寸(Feature Size)指什么？2023/3/102323MOS工艺的特征尺寸(Feature Size)特征尺寸:最小线宽最小栅长图 4.82023/

11、3/1024244.3.1 PMOS工艺工艺早期的铝栅工艺早期的铝栅工艺1970年前，标准的MOS工艺是铝栅P沟道。图 4.92023/3/102525铝栅铝栅PMOS工艺特点：工艺特点：l铝栅，栅长为20m。lN型衬底，p沟道。l氧化层厚1500。l电源电压为-12V。l速度低，最小门延迟约为80100ns。l集成度低，只能制作寄存器等中规模集成电路。2023/3/102626Al栅MOS工艺缺点制造源、漏极与制造栅极采用两次掩膜步骤不容易对齐。这好比彩色印刷中，各种颜色套印一样，不容易对齐。若对不齐，彩色图象就很难看。在MOS工艺中，不对齐的问题，不是图案难看的问题，也不仅仅是所构造的晶体

12、管尺寸有误差、参数有误差的问题，而是可能引起沟道中断，无法形成沟道，无法做好晶体管的问题。2023/3/102727Al栅MOS工艺的栅极位错问题图 4.102023/3/102828铝栅重叠设计铝栅重叠设计栅极做得长，同S、D重叠一部分图 4.112023/3/102929铝栅重叠设计的缺点铝栅重叠设计的缺点l CGS、CGD都增大了。l 加长了栅极，增大了管子尺寸，集成度降低。2023/3/103030克服Al栅MOS工艺缺点的根本方法 将两次MASK步骤合为一次。让D，S和G三个区域一次成形。这种方法被称为自对准技术。2023/3/103131自对准技术与标准硅工艺自对准技术与标准硅工艺

13、19701970年，出现了硅栅工艺年，出现了硅栅工艺(采用了自对准技术）。采用了自对准技术）。多多晶晶硅硅PolysiliconPolysilicon，原原原原是是是是绝绝绝绝缘缘缘缘体体体体，经经过过重重扩扩散散，增增加加了载流子，了载流子，可以变为导体可以变为导体可以变为导体可以变为导体，用作电极和电极引线。，用作电极和电极引线。在在硅硅栅栅工工艺艺中中，S S，D D，G G是是一一次次掩掩膜膜步步骤骤形形成成的的。先先利利用用光光阻阻胶胶保保护护，刻刻出出栅栅极极，再再以以多多晶晶硅硅为为掩掩膜膜，刻刻出出S S，D D区区域域。那那时时的的多多晶晶硅硅还还是是绝绝缘缘体体，或或非非良

14、良导导体体。经经过过扩扩散散，杂杂质质不不仅仅进进入入硅硅中中，形形成成了了S S和和D D，还进入多晶硅，使它成为导电的栅极和栅极引线还进入多晶硅，使它成为导电的栅极和栅极引线。2023/3/103232标准硅栅标准硅栅PMOS工艺工艺图 4.122023/3/103333硅栅工艺的优点：硅栅工艺的优点：l自自对对准准的，它无需重叠设计，减小了电容，提高了速度。l无需重叠设计，减小了栅极尺寸，漏、源极尺寸也可以减小，即减小了晶体管尺寸，提高了速度，增加了集成度。l增加了电路的可靠性。2023/3/1034344.3.2 NMOS工艺工艺 由于电子的迁移率e大于空穴的迁移率h，即有e2.5h,

15、因而，N沟道FET的速度将比P沟道FET快2.5倍。那么，为什么MOS发展早期不用NMOS工艺做集成电路呢？问题是NMOS工艺遇到了难关。所以,直到1972年突破了那些难关以后,MOS工艺才进入了NMOS时代。2023/3/103535了解了解NMOS工艺的意义工艺的意义目目前前CMOSCMOS工工艺艺已已在在VLSIVLSI设设计计中中占占有有压压倒倒一一切切的的优优势势.但了解但了解NMOSNMOS工艺仍具有几方面的意义工艺仍具有几方面的意义:lCMOSCMOS工工艺艺是是在在PMOSPMOS和和NMOSNMOS工工艺艺的的基基础础上上发发展展起来的起来的.l从从NMOSNMOS工工艺艺开

16、开始始讨讨论论对对于于学学习习CMOSCMOS工工艺艺起起到到循序渐进的作用循序渐进的作用.lNMOSNMOS电电路路技技术术和和设设计计方方法法可可以以相相当当方方便便地地移移植植到到CMOS VLSICMOS VLSI的设计的设计.lGaAsGaAs逻逻辑辑电电路路的的形形式式和和众众多多电电路路的的设设计计方方法法与与NMOSNMOS工艺基本相同工艺基本相同.2023/3/103636增强型和耗尽性增强型和耗尽性MOSFET(Enhancement mode and depletion mode MOSFET)Enhancement mode and depletion mode MOS

17、FET)FETFET（Field Effect TransisitorField Effect Transisitor）按衬底材料区分有按衬底材料区分有Si,GaAs,InPSi,GaAs,InP按场形成结构区分有按场形成结构区分有J/MOS/MESJ/MOS/MES按载流子类型区分有按载流子类型区分有P/NP/N按沟道形成方式区分有按沟道形成方式区分有 E/DE/D2023/3/103737E-/D-NMOS和E-PMOS的电路符号图 4.13本课程常用符号本课程常用符号本课程常本课程常用符号用符号2023/3/103838E-NMOS的结构示意图(增强型增强型V VD D=0V,V=0V,

18、Vgsgs=V=Vsbsb=0V)=0V)图4.14 E-NMOS的结构示意图2023/3/103939D-NMOS的结构示意图(耗尽型 V VD D=0V,V=0V,Vgsgs=V=Vsbsb=0V)=0V)图4.14 D-NMOS的结构示意图2023/3/104040E-PMOS的结构示意图(增强型 V VD D=0V,V=0V,Vgsgs=V=Vsbsb=0V)=0V)图4.14 E-PMOS的结构示意图2023/3/104141工作原理：在栅极电压作用下，漏区和源区之间形成导电沟道。这样，在漏极电压作用下，源区电子沿导电沟道行进到漏区，产生自漏极流向源极的电流。改变栅极电压，控制导电沟

19、道的导电能力，使漏极电流发生变化。E-NMOS工作原理图工作原理图2023/3/104242E-NMOS工作原理图工作原理图VgsVt，Vds=0VVgsVt，VdsVt，VdsVgs-Vt图4.15 不同电压情况下E-NMOS的沟道变化2023/3/104343NMOS工艺流程工艺流程图4.16 NMOS工艺的基本流程 2023/3/104444表表4.3 NMOS的掩膜和典型工艺流程的掩膜和典型工艺流程2023/3/104545图4.17 NMOS反相器电路图和芯片剖面示意图SDDS2023/3/1046464.3.3 CMOS工艺工艺进入80年代以来，CMOS IC以其近乎零的静态功耗而

20、显示出优于NMOS，而更适于制造VLSI电路，加上工艺技术的发展，致使CMOS技术成为当前VLSI电路中应用最广泛的技术。CMOS工艺的标记特性 阱/金属层数/特征尺寸2023/3/1047471Poly-,P阱CMOS工艺流程图4.18 2023/3/104848典型典型1P2M n阱阱CMOS工艺主要步骤工艺主要步骤2023/3/104949图4.18 P阱CMOS芯片剖面示意图2023/3/105050图4.19 N阱CMOS芯片剖面示意图2023/3/105151图4.20 双阱CMOS工艺 （1）（2）（3）（4）P阱注入阱注入N阱注入阱注入衬底准备衬底准备光刻光刻P阱阱去光刻胶去光

21、刻胶,生长生长SiO22023/3/105252 （5）（6）（7）（8）生长生长Si3N4有源区有源区场区注入场区注入形成厚氧形成厚氧多晶硅淀积多晶硅淀积2023/3/105353 （9）（10）（11）（l2）N+注入注入P+注入注入表面生长表面生长SiO2薄膜薄膜接触孔光刻接触孔光刻2023/3/105454（13）淀积铝形成铝连线淀积铝形成铝连线2023/3/105555CMOS的主要优点是集成密度高而功耗低，工作频率随着工艺技术的改进已接近TTL电路，但驱动能力尚不如双极型器件，所以近来又出现了在IC内部逻辑部分采用CMOS技术，而I/O缓冲及驱动部分使用双极型技术的一种称为BiCM

22、OS的工艺技术。4.4 BiCMOS工艺工艺2023/3/105656 BiCMOS工艺技术大致可以分为两类：分别是以以CMOS工工艺艺为为基基础础的BiCMOS工艺和以以双双极极工工艺艺为为基基础础的BiCMOS工艺。一般来说，以CMOS工艺为基础的BiCMOS工艺对保证CMOS器件的性能比较有利，同样以双极工艺为基础的BiCMOS工艺对提高保证双极器件的性能有利。影响BiCMOS器件性能的主要部分是双极部分，因此以双极工艺为基础的BiCMOS工艺用的较多。2023/3/105757BiCMOS工艺下NPN晶体管的俯视图和剖面图2023/3/1058581.以以P阱阱CMOS工艺为基础工艺为

23、基础的的BiCMOS工艺工艺 图4.21 P阱CMOS-NPN结构剖面图 缺点2023/3/1059592.2.以以以以NN阱阱阱阱CMOSCMOS工艺为基础工艺为基础工艺为基础工艺为基础的的的的BiCMOSBiCMOS工艺工艺工艺工艺 图4.22 N阱CMOS-NPN体硅衬底结构剖面图 优缺点:基区厚度变薄,NPN管自由连接，但是集电极串联电阻还是很大2023/3/106060图4.23 N阱CMOS-NPN外延外延衬底结构剖面图 改进：N阱下设置N+隐埋层,并P型外延衬底,目的目的：减小集电极串联电阻，提高抗闩锁性能改进改进2023/3/1061613.以双极性工艺为基础的以双极性工艺为基础的BiCMOS工艺工艺 2023/3/106262图图4.24 P阱阱BiCMOS横向横向纵向纵向外延外延埋层埋层高压高压大电流大电流2023/3/106363 图4.25 以双极工艺为基础的双埋层双阱双阱Bi-CMOS工艺的器件结构剖面图 掩埋层掩埋层掩埋层掩埋层改进:可提高CMOS器件的性能2023/3/106464End2023/3/10