第5章.微机的存储器分解.ppt

《第5章.微机的存储器分解.ppt》由会员分享，可在线阅读，更多相关《第5章.微机的存储器分解.ppt（27页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第五章第五章 微机的存储器微机的存储器 存储器是微机的重要组成部分之一，它的种类很存储器是微机的重要组成部分之一，它的种类很多，各种存储器存储信息的媒体、存储原理和方法也多，各种存储器存储信息的媒体、存储原理和方法也各不相同。各不相同。本章主要以各种微机中广泛应用的半导体存储器本章主要以各种微机中广泛应用的半导体存储器为对象，在研究存储器及其基本电路、基础知识的基为对象，在研究存储器及其基本电路、基础知识的基础上，着重研究存储芯片及其与础上，着重研究存储芯片及其与CPUCPU之间的连接与扩充之间的连接与扩充问题。此外还简要介绍了磁表面存储器、光盘存储器问题。此外还简要介绍了磁表面存储器、光盘存

2、储器以及一些新型的存储器。以及一些新型的存储器。微机的存储器5.15.15.15.1存储器的分类与组成存储器的分类与组成存储器的分类与组成存储器的分类与组成5.25.25.25.2随机存取存储器（）随机存取存储器（）随机存取存储器（）随机存取存储器（）5.35.35.35.3读存储器（）读存储器（）读存储器（）读存储器（）5.45.45.45.4存储器的连接存储器的连接存储器的连接存储器的连接5.55.55.55.5几种新型的半导体存储器几种新型的半导体存储器几种新型的半导体存储器几种新型的半导体存储器5.65.65.65.6磁表面存储器磁表面存储器磁表面存储器磁表面存储器5.75.75.75

3、.7光盘存储器光盘存储器光盘存储器光盘存储器5.15.1存储器的分类与组成存储器的分类与组成 存储器按它与存储器按它与CPUCPU的连接方式不同，可分为内存储的连接方式不同，可分为内存储器和外存储器。器和外存储器。通过通过CPUCPU的外部总线直接与的外部总线直接与CPUCPU相连的存储器称为相连的存储器称为内存储器（简称内存或主存）。内存储器（简称内存或主存）。CPU CPU要通过要通过I/OI/O接口电路才能访问的存储器称为外接口电路才能访问的存储器称为外存储器（简称外存或二级存储器）。存储器（简称外存或二级存储器）。按存储器信息的器件和媒体来分，有半导体存储按存储器信息的器件和媒体来分，

4、有半导体存储器、磁表面存储器、磁泡存储器和磁芯存储器以及光器、磁表面存储器、磁泡存储器和磁芯存储器以及光盘存储器等。盘存储器等。图图5.15.1为为CPUCPU与存储器的连接结构示意图。图中内与存储器的连接结构示意图。图中内存由半导体存储器芯片组成，外存则有磁带、硬磁盘存由半导体存储器芯片组成，外存则有磁带、硬磁盘和软磁盘等。和软磁盘等。一、半导体存储器的分类一、半导体存储器的分类 半导体存储器的分类如图半导体存储器的分类如图5.25.2所示。所示。按使用的功能可分为两大类：随机存取存储器按使用的功能可分为两大类：随机存取存储器RAM(RandomRAM(Random Access memor

5、y)Access memory)和只读存储器和只读存储器ROM(ReadROM(Read Only Only Memory)Memory)。RAM RAM RAM RAM在程序执行过程中，每个存储单元的内容在程序执行过程中，每个存储单元的内容在程序执行过程中，每个存储单元的内容在程序执行过程中，每个存储单元的内容根据程序的要求既可随时读出，又可随时写入，故根据程序的要求既可随时读出，又可随时写入，故根据程序的要求既可随时读出，又可随时写入，故根据程序的要求既可随时读出，又可随时写入，故可称读写存储器。可称读写存储器。可称读写存储器。可称读写存储器。它主要用来存放用户程序、原始数据、中间结它主要

6、用来存放用户程序、原始数据、中间结它主要用来存放用户程序、原始数据、中间结它主要用来存放用户程序、原始数据、中间结果，也用来与外存交果，也用来与外存交果，也用来与外存交果，也用来与外存交 换信息和用作堆栈等。换信息和用作堆栈等。换信息和用作堆栈等。换信息和用作堆栈等。RAMRAMRAMRAM所所所所存储的信息在断开电源时会立即消失，是一种易失存储的信息在断开电源时会立即消失，是一种易失存储的信息在断开电源时会立即消失，是一种易失存储的信息在断开电源时会立即消失，是一种易失性存储器。性存储器。性存储器。性存储器。RAM RAM按工艺又可分为双极型按工艺又可分为双极型RAMRAM和和MOS RAM

7、MOS RAM两类，而两类，而MOS RAMMOS RAM又可分为静态又可分为静态(Static)(Static)和动和动态态(Dynamic)RAMDynamic)RAM两种。双极型两种。双极型RAMRAM的特点是存的特点是存取速度快，但集成度低，功耗大，主要用于速取速度快，但集成度低，功耗大，主要用于速度要求高的位片式微机中；静态度要求高的位片式微机中；静态MOS RAMMOS RAM的集的集成度高于双极型成度高于双极型RAM,RAM,功耗低于双极型功耗低于双极型RAMRAM；动；动态态RAMRAM比静态比静态RAMRAM具有更高的集成度具有更高的集成度,但是它靠但是它靠电路中栅极电容来储

8、存信息，由于电容器上的电路中栅极电容来储存信息，由于电容器上的电会泄它需要定时进行刷新。电会泄它需要定时进行刷新。只读存储器按工艺也可分为双极型和只读存储器按工艺也可分为双极型和型，但一般根据信息写入的方式不同，而型，但一般根据信息写入的方式不同，而分为分为:掩模式掩模式;可编程和可擦除可编程和可擦除;可再编程等。可再编程等。地址线数与存储单元数的关系列于下表中：地址线数与存储单元数的关系列于下表中：（二）地址选择电路（二）地址选择电路 地址选择电路包括地址码缓冲器，地址译码地址选择电路包括地址码缓冲器，地址译码器等。器等。地址译码器用来对地址码译码。地址译码器用来对地址码译码。地址译码方式有

9、两种：地址译码方式有两种：1.1.单译码方式（或称字结构）单译码方式（或称字结构）它的全部地址只用一个电路译码，译码输出它的全部地址只用一个电路译码，译码输出的字选择线直接选中对应地址码的存储单元。的字选择线直接选中对应地址码的存储单元。2.2.双译码方式（或称重合译码）双译码方式（或称重合译码）双译码方式如图双译码方式如图5.45.4所示。所示。它将地址码分为它将地址码分为X X和和Y Y两部分，用两个译两部分，用两个译码电路分别译码。码电路分别译码。向译码又称行向译码又称行译码，其输出线称行译码，其输出线称行选择线，它选中存储选择线，它选中存储矩阵中一行的所有存矩阵中一行的所有存储单元。储

10、单元。向译码又称列向译码又称列译码，其输出线称列译码，其输出线称列选择线，它选中一列选择线，它选中一列的所有单元。的所有单元。只有只有X X向和向和Y Y向的向的选择线同时选中的那选择线同时选中的那一位存储单元一位存储单元,才能进才能进行读或写操作。行读或写操作。（三）读（三）读/写电路与控制电路写电路与控制电路 读读/写电路包括读写电路包括读/写放大器、数据缓冲器（三态双写放大器、数据缓冲器（三态双向缓冲器）等。它是数据信息输入和输出的通道。向缓冲器）等。它是数据信息输入和输出的通道。外界对存储器的控制信号有读信号（）、写信外界对存储器的控制信号有读信号（）、写信号（）和片选信号（）等，通过

11、控制电路以控号（）和片选信号（）等，通过控制电路以控制存储器的读或写操作以及片选。只有片选信号处于有制存储器的读或写操作以及片选。只有片选信号处于有效状态，存储器才能与外界交换信息。效状态，存储器才能与外界交换信息。5.4 5.4 存储器的连接存储器的连接 本章要解决两个问题：本章要解决两个问题：一个是如何用容量较小、字长较短的芯片，组成微一个是如何用容量较小、字长较短的芯片，组成微机系统所需的存储器；机系统所需的存储器；另一个是存储器与的连接方法与应注意的问另一个是存储器与的连接方法与应注意的问题。题。一、存储器芯片的扩充一、存储器芯片的扩充（一）位数的扩充（一）位数的扩充 用位或位的存储器

12、芯片构成位的存储器，可采用位或位的存储器芯片构成位的存储器，可采用位并联的方法。例如，可以用片用位并联的方法。例如，可以用片位的芯片组位的芯片组成容量为成容量为位的存储器，如位的存储器，如图图5.155.15所示。这时，各所示。这时，各芯片的数据线分别接到数据总线的各位，而地址线的相应芯片的数据线分别接到数据总线的各位，而地址线的相应位及各控制线，则并联在一起。位及各控制线，则并联在一起。图图5.165.16则是用片则是用片位的芯片，组成位的芯片，组成位的存储器的情况。这时，一位的存储器的情况。这时，一片芯片的数据线接数据总线的低片芯片的数据线接数据总线的低4 4位，另一片芯片的数据线位，另一

13、片芯片的数据线则接数据总线的高则接数据总线的高4 4位。而两片芯片的地址线及控制线则分位。而两片芯片的地址线及控制线则分别并联在一起。别并联在一起。例：例：图图5.185.18是用是用4 4片片16K816K8位的存储器芯片（或是经过位扩充的芯片组）组位的存储器芯片（或是经过位扩充的芯片组）组成成64K864K8位存储器连接线路。位存储器连接线路。16K16K存储器芯片的地址为存储器芯片的地址为1414位，而位，而64K64K存储器的地址存储器的地址码应有码应有1616位。连接时，各芯片的位。连接时，各芯片的1414位地址线可直接接地址总线的位地址线可直接接地址总线的A0A0A13A13，而，

14、而地址总线的地址总线的A15A15，A14A14则接到则接到2-42-4译码器的输入端，其输出端译码器的输入端，其输出端4 4根选择线分别接到根选择线分别接到4 4片芯片的片选片芯片的片选CSCS端。端。（二）地址的扩充（二）地址的扩充 当扩充存储容量时，采用地址串联的方法。这时，要用到地址译码电路，以当扩充存储容量时，采用地址串联的方法。这时，要用到地址译码电路，以其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同低位地址其输入的地址码来区分高位地址，而以其输出端的控制线来对具有相同低位地址的几片存储器芯片进行片选。的几片存储器芯片进行片选。地址译码电路是一种可以将地址码翻译成相

15、应控制信号的电路。有地址译码电路是一种可以将地址码翻译成相应控制信号的电路。有2-42-4译码译码器，器，3-83-8译码器等。例如图译码器等。例如图5.175.17是一个是一个2-42-4译码器，入端为译码器，入端为A0A0、A12A12位地址码，输位地址码，输出用出用1K41K4位芯片组成位芯片组成1K81K8位存储器位存储器4 4根控制线，对应于地址码的根控制线，对应于地址码的4 4种状态，不论种状态，不论地址码地址码A0A0、A1A1为何值，输出总是只有一根线处于有效状态，如逻辑关系表中所示，为何值，输出总是只有一根线处于有效状态，如逻辑关系表中所示，输出以低电平为有效。输出以低电平为

16、有效。因此，在任一地址码时，仅有一片芯片处于被选中的因此，在任一地址码时，仅有一片芯片处于被选中的工作状态，各芯片的取值范围如表工作状态，各芯片的取值范围如表5.5.所示。所示。在第在第3 3章中，对章中，对80868086最小方式与最大方式的典型最小方式与最大方式的典型系统结构以及系统结构以及80868086存储器高低位库的连接，曾作过存储器高低位库的连接，曾作过一些概略的介绍。这里，将结合存储器的分类及其一些概略的介绍。这里，将结合存储器的分类及其与与8086 CPU8086 CPU的具体连接给予较详细的说明。图的具体连接给予较详细的说明。图5.195.19两片两片27322732组成组成

17、4K4K字程序存储器字程序存储器二、存储器与二、存储器与CPUCPU的连接的连接 1.1.只读存储器与只读存储器与8086CPU8086CPU的连接的连接 ROM ROM、PROMPROM或或EPROMEPROM芯片都可以与芯片都可以与80868086系统总线连接，实现系统总线连接，实现程序存储器。例如，程序存储器。例如，27162716、27322732、27642764和和2712827128这一类这一类EPROMEPROM芯芯片，由于它们属于以片，由于它们属于以1 1字节宽度输出组织的，因此，在连接到字节宽度输出组织的，因此，在连接到80868086系统时，为了存储系统时，为了存储161

18、6位指令字，要使用两片这类芯片并联位指令字，要使用两片这类芯片并联组成一组。图组成一组。图5.195.19给出了给出了两片两片2732 EPROM2732 EPROM与与80868086系系统总线的连接示意图。该统总线的连接示意图。该存储器子系统提供了存储器子系统提供了4K4K字字的程序存储器的程序存储器(即存放指令即存放指令代码的只读存储器代码的只读存储器)。如果再结合如果再结合P69P69图图3.113.11以及奇数库和偶数库的概以及奇数库和偶数库的概念，就更容易理解了。念，就更容易理解了。2.2.静态静态RAMRAM与与8086CPU8086CPU芯片的连接芯片的连接 一般，当微机系统的

19、存储器容量少于一般，当微机系统的存储器容量少于16K16K字时，宜采用静态字时，宜采用静态RAMRAM芯片，因为大多数动态芯片，因为大多数动态RAMRAM芯片都是以芯片都是以16K116K1位或位或64K164K1位位来组织的，并且，动态来组织的，并且，动态RAMRAM芯片还要求动态刷新电路，这种附芯片还要求动态刷新电路，这种附加的支持电路会增加存储器的成本。加的支持电路会增加存储器的成本。8086 CPU8086 CPU无论是在最小方无论是在最小方式或最大方式下，都可以寻址式或最大方式下，都可以寻址1MB1MB的存储单元，的存储单元，存储器均按字存储器均按字节编址节编址。图。图5.205.2

20、0给出给出了了2K2K字的读写存储器字的读写存储器子系统。存储器芯片子系统。存储器芯片选用静态选用静态RAM RAM 6116(2K86116(2K8位位)。3.EPROM 3.EPROM、静态、静态RAMRAM与与8086CPU8086CPU连接的实例连接的实例 图图5.215.21给出了给出了8086CPU8086CPU组成的单处理器系统的典型结构。图中，组成的单处理器系统的典型结构。图中，80868086接成最小工作方式（接成最小工作方式（MN/MXMN/MX引脚置逻辑高电平）。当机器复位引脚置逻辑高电平）。当机器复位时，时，80868086将执行将执行FFFF0HFFFF0H单元的指令

21、。单元的指令。p6768 p6768中关于奇数库和偶数库的叙述中关于奇数库和偶数库的叙述;三、存储器与三、存储器与CPUCPU连接应该注意的一些问题连接应该注意的一些问题 存储器与存储器与CPUCPU连接时，原则上可将存储器的连接时，原则上可将存储器的地址线、数据线与控制信号线分别接到地址线、数据线与控制信号线分别接到CPUCPU的地的地址总线、数据总线和控制总线上去。但在实用址总线、数据总线和控制总线上去。但在实用中，有些问题必须加以考虑。中，有些问题必须加以考虑。（一）（一）CPU外部总线的负载能力外部总线的负载能力 CPU CPU外部总线的负载能力，即能带一个标准外部总线的负载能力，即能

22、带一个标准的的TTLTTL负载。对于负载。对于MOSMOS存储器来说，它的直流负存储器来说，它的直流负载很小，主要是电容负载，故在小系统中，载很小，主要是电容负载，故在小系统中，CPUCPU可以与存储器直接相连。而在较大的存储系统可以与存储器直接相连。而在较大的存储系统中，连接的存储器芯片片数较多，就会造成总中，连接的存储器芯片片数较多，就会造成总线过载，故应增加总线的驱动能力。通常采用线过载，故应增加总线的驱动能力。通常采用加缓冲器或总线驱动器等方法来实现。加缓冲器或总线驱动器等方法来实现。（二）各种信号线的配合与连接二）各种信号线的配合与连接 通常，由于通常，由于CPUCPU的各种信号要求

23、与存储器的各种信号要的各种信号要求与存储器的各种信号要求有所不同，往往要配合以必要的辅助电路。求有所不同，往往要配合以必要的辅助电路。数据线：数据传送一般是双向的。存储器芯片的数据线有数据线：数据传送一般是双向的。存储器芯片的数据线有输入输出共用的和分开的数据线的连接两种结构。对于共输入输出共用的和分开的数据线的连接两种结构。对于共用的数据线，由于芯片内部有三态驱动器，故它可以直接用的数据线，由于芯片内部有三态驱动器，故它可以直接与与CPUCPU数据总线连接。而输入线与输出线分开的芯片，则要数据总线连接。而输入线与输出线分开的芯片，则要外加三态门，才能与外加三态门，才能与CPUCPU数据总线相

24、连数据总线相连,如图如图5.225.22所示：所示：地址线：存储器的地址线一般可以直接接到地址线：存储器的地址线一般可以直接接到CPUCPU的地址的地址总线。而大容量的动态总线。而大容量的动态RAMRAM，为了减少引线的数目，往往，为了减少引线的数目，往往采用分时输入的方式，这时，需在采用分时输入的方式，这时，需在CPUCPU与存储器芯片之间与存储器芯片之间加上多路转换开关，用加上多路转换开关，用CASCAS与与RASRAS分别将地址的高位与低分别将地址的高位与低位送入存储器。位送入存储器。控制线：控制线：CPUCPU通过控制线送出命令，以控制存储器的读通过控制线送出命令，以控制存储器的读写操

25、作，以及送出片选信号、定时信号等。写操作，以及送出片选信号、定时信号等。（三）（三）CPUCPU的时序与存储器的存储速度之间的匹配的时序与存储器的存储速度之间的匹配 CPUCPU在取指和存储器读、写操作时，其时序是固定的，在取指和存储器读、写操作时，其时序是固定的，由此来选择存储器的存取速度。对速度较慢的存储器，由此来选择存储器的存取速度。对速度较慢的存储器，需要增加等待周期需要增加等待周期w w，以满足快速，以满足快速CPUCPU的要求。的要求。（四）存储器的地址分配及片选信号的产生（四）存储器的地址分配及片选信号的产生 内存包括内存包括RAMRAM和和ROMROM两大部分，而两大部分，而RAMRAM又分为系统区又分为系统区（即监控程序或操作系统占用的内存区域）和用户区，（即监控程序或操作系统占用的内存区域）和用户区，因而，要合理地分配内存地址空间。因而，要合理地分配内存地址空间。此外，由于目前生产的存储器芯片，其单片的存此外，由于目前生产的存储器芯片，其单片的存储容量有限，需要若干片存储器芯片才能组成一个存储容量有限，需要若干片存储器芯片才能组成一个存储器，故要求正确解决芯片的片选信号。储器，故要求正确解决芯片的片选信号。