数电课程设计-数字电子钟(PPT38页)16177.ppt

《数电课程设计-数字电子钟(PPT38页)16177.ppt》由会员分享，可在线阅读，更多相关《数电课程设计-数字电子钟(PPT38页)16177.ppt（39页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、1 1 数字电子钟数字电子钟数字电子钟数字电子钟设计目的设计目的设计目的设计目的2 2 设计任务和要求设计任务和要求设计任务和要求设计任务和要求3 3 设计方案的选择与论证设计方案的选择与论证设计方案的选择与论证设计方案的选择与论证4 4 电路设计计算与分析电路设计计算与分析电路设计计算与分析电路设计计算与分析5 5 元器件明细表元器件明细表元器件明细表元器件明细表数字电子钟课程设计数字电子钟课程设计（1 1 1 1）掌握数字钟的设计）掌握数字钟的设计）掌握数字钟的设计）掌握数字钟的设计（2 2 2 2）熟悉集成电路的使用方法）熟悉集成电路的使用方法）熟悉集成电路的使用方法）熟悉集成电路的使用

2、方法 1 1 数字电子钟设计目的数字电子钟设计目的（1 1 1 1）显示）显示）显示）显示时、分、秒。时、分、秒。时、分、秒。时、分、秒。（2 2 2 2）可以）可以）可以）可以24242424小时制或小时制或小时制或小时制或12121212小时制。小时制。小时制。小时制。（3 3 3 3）具具具具有有有有校校校校时时时时功功功功能能能能，分分分分别别别别对对对对小小小小时时时时和和和和分分分分钟钟钟钟单单单单独独独独校校校校时时时时，对对对对分分分分钟钟钟钟校校校校时时时时的的的的时时时时候候候候，最最最最大大大大分分分分钟钟钟钟不不不不向向向向小小小小时时时时进进进进位位位位。校校校校时时

3、时时时钟源可以手动输入或借用电路中的时钟。时钟源可以手动输入或借用电路中的时钟。时钟源可以手动输入或借用电路中的时钟。时钟源可以手动输入或借用电路中的时钟。（4 4 4 4）具具具具有有有有正正正正点点点点报报报报时时时时功功功功能能能能，正正正正点点点点前前前前10101010秒秒秒秒开开开开始始始始，蜂蜂蜂蜂鸣鸣鸣鸣器器器器1 1 1 1秒响秒响秒响秒响1 1 1 1秒停地响秒停地响秒停地响秒停地响5 5 5 5次。次。次。次。（5 5 5 5）为为为为了了了了保保保保证证证证计计计计时时时时准准准准确确确确、稳稳稳稳定定定定，由由由由晶晶晶晶体体体体振振振振荡荡荡荡器器器器提提提提供供供

4、供标准时间的基准信号。标准时间的基准信号。标准时间的基准信号。标准时间的基准信号。2 2 设计任务和要求设计任务和要求（1 1 1 1）数数数数字字字字电电电电子子子子钟钟钟钟由由由由信信信信号号号号发发发发生生生生器器器器、“时时时时、分分分分、秒秒秒秒”计计计计数数数数器器器器、译译译译码码码码器器器器及及及及显显显显示示示示器器器器、校校校校时时时时电电电电路路路路、整整整整点点点点报报报报时时时时电电电电路路路路等组成。等组成。等组成。等组成。（2 2 2 2）秒秒秒秒信信信信号号号号产产产产生生生生器器器器是是是是整整整整个个个个系系系系统统统统的的的的时时时时基基基基信信信信号号号

5、号，它它它它直直直直接接接接决决决决定定定定计计计计时时时时系系系系统统统统的的的的精精精精度度度度，一一一一般般般般用用用用石石石石英英英英晶晶晶晶体体体体振振振振荡荡荡荡器器器器加加加加分分分分频频频频器器器器来来来来实实实实现现现现。将将将将标标标标准准准准秒秒秒秒脉脉脉脉冲冲冲冲信信信信号号号号送送送送入入入入“秒秒秒秒计计计计数数数数器器器器”，该该该该计计计计数数数数器器器器采采采采用用用用60606060进进进进制制制制计计计计数数数数器器器器，每每每每累累累累计计计计60606060秒秒秒秒发发发发出出出出一一一一个个个个“分分分分脉脉脉脉冲冲冲冲”信信信信号号号号，该该该该信

6、信信信号号号号将将将将作作作作为为为为“分分分分计计计计数数数数器器器器”的的的的时钟脉冲。时钟脉冲。时钟脉冲。时钟脉冲。（3 3 3 3）“分分分分计计计计数数数数器器器器”也也也也采采采采用用用用60606060进进进进制制制制计计计计数数数数器器器器，每每每每累累累累计计计计60606060分分分分，发发发发出出出出一一一一个个个个“时时时时脉脉脉脉冲冲冲冲”信信信信号号号号，该该该该信信信信号号号号将将将将被被被被送送送送到到到到“时计数器时计数器时计数器时计数器”。3 3 设计方案的选择与论证设计方案的选择与论证（4 4 4 4）“时时时时计计计计数数数数器器器器”采采采采用用用用2

7、4242424进进进进制制制制计计计计数数数数器器器器，可可可可以以以以实实实实现现现现一一一一天天天天24h24h24h24h的累计。的累计。的累计。的累计。（5 5 5 5）译译译译码码码码显显显显示示示示电电电电路路路路将将将将“时时时时、分分分分、秒秒秒秒”计计计计数数数数器器器器的的的的输输输输出出出出状状状状态态态态经经经经七七七七段段段段显显显显示示示示译译译译码码码码器器器器译译译译码码码码，通通通通过过过过六六六六位位位位LEDLEDLEDLED数数数数码码码码管管管管显示出来。显示出来。显示出来。显示出来。（6 6 6 6）整整整整点点点点报报报报时时时时电电电电路路路路是

8、是是是根根根根据据据据计计计计时时时时系系系系统统统统的的的的输输输输出出出出状状状状态态态态产产产产生生生生一个脉冲信号，然后去触发音频发生器实现报时。一个脉冲信号，然后去触发音频发生器实现报时。一个脉冲信号，然后去触发音频发生器实现报时。一个脉冲信号，然后去触发音频发生器实现报时。（7 7 7 7）校校校校时时时时电电电电路路路路是是是是来来来来对对对对“时时时时、分分分分、秒秒秒秒”显显显显示示示示数数数数字字字字进进进进行行行行校对调整。校对调整。校对调整。校对调整。3 3 设计方案的选择与论证设计方案的选择与论证3 3 设计方案的选择与论证设计方案的选择与论证图图3.1 数数 字字

9、电电 子子 钟钟 系系 统统 框框 图图数字电子钟系统框图如下数字电子钟系统框图如下数字电子钟系统框图如下数字电子钟系统框图如下:3.1)时间脉冲产生电路时间脉冲产生电路3 3 设计方案的选择与论证设计方案的选择与论证振振振振荡荡荡荡器器器器是是数数字字钟钟的的核核心心。振振荡荡器器的的稳稳定定度度及及频频率率的的精确度决定了数字钟计时的准确程度。精确度决定了数字钟计时的准确程度。由由集集成成逻逻辑辑门门与与RC组组成成的的时时钟钟源源振振荡荡器器或或由由集集成成电电路路定定时时器器555与与RC组组成成的的多多谐谐振振荡荡器器作作为为时时间间标标准信号源。准信号源。石石英英晶晶体体振振荡荡器

10、器的的特特点点是是振振荡荡频频率率准准确确、电电路路结结构构简简单单、频频率率易易调调整整。通通常常选选用用石石石石英英英英晶晶晶晶体体体体构构成成振振荡荡器电路。器电路。3.1)时间脉冲产生电路时间脉冲产生电路3 3 设计方案的选择与论证设计方案的选择与论证 一一般般采采用用石石英英晶晶体体振振荡荡器器经经过过分分频频得得到到这这一一时时间间脉脉冲信号。冲信号。1）采采用用多多多多级级级级2 2进进进进制制制制计计计计数数数数器器器器来来实实现现。将将32767z的的振振荡荡信信号号分分频频为为Z的的分分频频倍倍数数为为32767，即即实实现现该该分频功能的计数器相当于分频功能的计数器相当于

11、5级级2进制计数器。进制计数器。2）采采用用CD4040等等来来构构成成分分频频电电路路。CD4040在在数数字字集集成成电电路路中中可可实实现现的的分分频频次次数数达达到到12次次，为为12级级2进进制制计计数数器器，可可以以将将32768HZ的的信信号号分分频频为为8HZ。由两片就可以将脉冲分为。由两片就可以将脉冲分为1HZ的秒信号了。的秒信号了。本本设设计计为为了了得得到到稳稳定定的的脉脉冲冲选选用用了了石石英英晶晶体体振振荡荡器器，为了简化电路分频选用了为了简化电路分频选用了CD4040。3.2)时、分、秒计数器时、分、秒计数器3 3 设计方案的选择与论证设计方案的选择与论证 根根据据

12、60秒秒为为1分分、60分分为为1小小时时、24小小时时为为1天天的的计计数数周周期期，分分别别组组成成两两个个六六十十进进制制（秒秒、分分）、一一个个二二十十四四进进制制（时时）的的计计数数器器。将将这这些些计计数数器器适适当当地地连接，就构成秒、分、时的计数，实现计时功能。连接，就构成秒、分、时的计数，实现计时功能。本本设设计计采采用用4位位二二进进制制同同步步计计数数器器74LS160，异异步步清清零零端端CR,无无论论有有无无CP,计计数数器器立立即即清清零零，计计数数使使端端ENp=ENt=1,计数器计数。计数器计数。1、秒秒计计数数电电路路由由两两位位计计数数芯芯片片构构成成,个个

13、位位10进进制制计计数数,十十位位6进进制制计计数数，当当个个位位计计数数器器计计到到1010(十十进进制制10)时时,计计数数器器立立即即清清零零。将将个个位位进进位位输输出出接接至至十十位位使使能能端端ENp和和ENt，当当个个位位计计数数器器计计到到1001（十十进进制制9）时，产生一个进位信号，使十位计数器累加）时，产生一个进位信号，使十位计数器累加3.2)时、分、秒计数器时、分、秒计数器3 3 设计方案的选择与论证设计方案的选择与论证2、分分计计数数电电路路也也可可以以由由两两位位计计数数芯芯片片构构成成。具具体体的的做做法法同同秒秒钟钟相相同同，只只是是将将十十位位的的进进位位信信

14、号号接接至至时时计计数数电路的使端。电路的使端。3、时时计计数数电电路路是是由由两两个个74LS160构构成成的的24进进制制计计数数器器。将将个个位位的的QB和和十十位位QC通通过过一一个个与与非非门门接接至至清清零零端端CR,这这样样当当计计数数到到0010 0100（十十进进制制24）时时，十十位和个位同时清零。位和个位同时清零。3.3)译码和数码显示电路译码和数码显示电路3 3 设计方案的选择与论证设计方案的选择与论证 译译码码和和数数码码显显示示电电路路是是将将数数字字钟钟和和计计时时状状态态直直观观清清晰晰地地反反映映出出来来，被被人人们们的的视视觉觉器器官官所所接接受受。显显示示

15、器器件件选选用用LED七七段段数数码码管管。在在译译码码显显示示电电路路输输出出的的驱驱动下，显示出清晰、直观的数字符号。动下，显示出清晰、直观的数字符号。3.4)校时电路校时电路3 3 设计方案的选择与论证设计方案的选择与论证 实实际际的的数数字字钟钟表表电电路路由由于于秒秒信信号号的的精精确确性性不不可可能能做做到到完完全全（绝绝对对）准准确确无无误误，数数字字钟钟总总会会产产生生走走时时误误差差的现象。因此，电路中就应该有校准时间功能的电路。的现象。因此，电路中就应该有校准时间功能的电路。本本设设计计校校时时电电路路是是将将各各个个位位上上的的使使能能端端引引出出接接一一个个单单刀刀双双

16、掷掷开开关关，一一端端（1端端）接接低低位位的的进进位位信信号号，另另一一端端（2端端）接接校校时时电电路路。校校正正某某位位上上的的时时间间时时，可可以以将将相相应应位位的的开开关关接接到到2端端，通通过过拨拨动动校校时时电电路路就就能能实现校时功能。实现校时功能。3.5)整点报时电路整点报时电路3 3 设计方案的选择与论证设计方案的选择与论证 一一般般时时钟钟都都应应具具备备整整点点报报时时电电路路功功能能，即即在在时时间间出出现整点前数秒内，数字钟会自动报时，以示提醒。现整点前数秒内，数字钟会自动报时，以示提醒。根根据据要要求求，电电路路应应在在整整点点前前10秒秒钟钟内内开开始始整整点

17、点报报时时，即即当当时时间间在在59分分51秒秒到到00分分00秒秒期期间间时时，对对报报时时电电路发出报时控制信号。每隔一秒报时一秒。路发出报时控制信号。每隔一秒报时一秒。4.1)秒信号电路单元设计秒信号电路单元设计4 4 电路设计计算与分析电路设计计算与分析图4.1 秒信号电路图（1）晶体振荡器电路）晶体振荡器电路 晶体振荡器是构成数字式时钟的核心，它保证了时钟晶体振荡器是构成数字式时钟的核心，它保证了时钟的走时准确及稳定。的走时准确及稳定。4.1)秒信号电路单元设计秒信号电路单元设计4 4 电路设计计算与分析电路设计计算与分析图图4.1所所示示电电路路通通过过TTL非非门门构构成成的的输

18、输出出为为方方波波的的数数字字式式晶晶体体振振荡荡电电路路，TTL非非门门G1与与晶晶体体、电电容容和和电电阻阻构构成成晶晶体体振振荡荡器器电电路路，G2实实现现整整形形功功能能，将将振振荡荡器器输输出的近似于正弦波的波形转换为较理想的方波。出的近似于正弦波的波形转换为较理想的方波。输输出出反反馈馈电电阻阻R47和和R48为为非非门门提提供供偏偏置置，使使电电路路工工作作于于放放大大区区域域，即即非非门门的的功功能能近近似似于于一一个个高高增增益益的的反反相放大器。相放大器。电电容容C1、C2与与晶晶体体构构成成一一个个谐谐振振型型网网络络，完完成成对对振振荡荡频频率率的的控控制制功功能能，同

19、同时时提提供供一一个个180度度相相移移，从从而而和非门构成一个正反馈网络，实现了振荡器的功能。和非门构成一个正反馈网络，实现了振荡器的功能。4.1)秒信号电路单元设计秒信号电路单元设计4 4 电路设计计算与分析电路设计计算与分析（2）分频器电路）分频器电路 数字钟的晶体振荡器输出频率较高，为了得到数字钟的晶体振荡器输出频率较高，为了得到HZ的秒信号输入，需要对振荡器的输出信号进行分频。的秒信号输入，需要对振荡器的输出信号进行分频。本实验中采用本实验中采用4040来构成来构成分频电路分频电路。CD4040计数为计数为最高为最高为12级级2进制计数器，可以将进制计数器，可以将32767HZ的信号

20、先的信号先分频为分频为8HZ，再分为，再分为1HZ的信号。如图的信号。如图4.1所示，可以所示，可以直接实现振荡和分频的功能。直接实现振荡和分频的功能。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析 数数字字钟钟的的计计数数电电路路用用两两个个六六十十进进制制计计数数电电路路和和24进进制计数电路实现的。制计数电路实现的。数数字字钟钟的的计计数数电电路路的的设设计计可可以以用用反反馈馈清清零零法法。当当计计数数器器正正常常计计数数时时，反反馈馈门门不不起起作作用用，只只有有当当进进位位脉脉冲冲到到来来时时，反反馈馈信信号号将将计计数数电电路路清清零零，实实

21、现现相相应应模模的的循循环环计数。计数。60进进制制，当当计计数数器器从从00，01，02，59计计数数时时，反反馈馈门门不不起起作作用用，当当第第60个个秒秒脉脉冲冲到到来来时时，反反馈馈信信号号随即将计数电路清零，实现模为随即将计数电路清零，实现模为60的循环计数。的循环计数。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析 本本实实验验采采取取了了74LS160用用两两块块芯芯片片进进行行级级联联来来产产生生60进进制制和和24进进制制。秒秒、分分计计数数器器为为60进进制制计计数数器器，小小时时计计数数器器为为24进进制制计计数数器器。实实现现这这两

22、两种种模模数数的的计计数数器采用中规模集成计数器器采用中规模集成计数器74LS160构。构。74LS160是是4位位二二进进制制同同步步加加法法计计数数器器，除除了了有有二二进进制制加加法法计计数数功功能能外外，还还具具有有异异步步清清零零、同同步步并并行行置置数数、保保持持等等功功能能。CR是是异异步步清清零零端端，LD是是预预置置数数控控制制端端，D0，D1，D2，D3是是预预置置数数据据输输人人端端，P和和T是是计计数数使使能能端端，C是是进进位位输输出出端端，它它的的设设置置为为多多片片集集成成计数器的级计数器的级 联提供了方便。联提供了方便。4.2)时、分、秒计数器时、分、秒计数器4

23、 4 电路设计计算与分析电路设计计算与分析 当当CRLDPT1时时，74LS160处处于于计计数数状状态态，电电路路从从0000状状态态开开始始，连连续续输输入入10个个计计数数脉脉冲冲后后，电路电路 将从将从1001状态返回到状态返回到0000状态。状态。当计数触发器为当计数触发器为1001时，进位输出为时，进位输出为1，否则为零。，否则为零。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析（1）六十进制计数器）六十进制计数器图4.2六十进制计数功能电路图4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析秒秒计计数数电电路

24、路是是由由两两位位计计数数芯芯片片74LS160构构成成的的六六十十进进制计数器。制计数器。1）秒秒个个位位是是10进进制制计计数数器器,无无需需进进制制转转换换，只只需需将将进位输出进位输出C接至十位的使能端接至十位的使能端ENp和和Ent。2）秒秒十十位位计计数数单单元元为为6进进制制计计数数器器，需需要要进进制制转转换换，10进进制制计计数数器器转转换换为为6进进制制计计数数器器的的电电路路连连接接，需需要要将将QB和和QC通过一个与非门接至清零端通过一个与非门接至清零端CR。3）个个位位计计数数器器计计到到1010(十十进进制制10)时时由由于于74LS160是是十十进进制制计计数数器

25、器，所所以以自自动动清清零零。当当个个位位计计数数器器计计到到1001（十十进进制制9）时时，会会产产生生一一个个进进位位信信号号，使使十十位位计数器累加计数器累加，从而构成，从而构成60进制计数器。进制计数器。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析 4）函函数数发发生生器器产产生生的的脉脉冲冲输输入入至至芯芯片片74LS160，即即从从00开开始始计计时时，到到59后后，若若再再来来脉脉冲冲则则整整体体置置零零，变变为为00，重新开始计时。，重新开始计时。分分计计数数电电路路与与秒秒钟钟相相同同，只只是是将将十十位位的的进进位位信信号号接接至至时

26、计数电路的使端。时计数电路的使端。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析（2）二十四进制计数器）二十四进制计数器图4.3 二十四进制计数功能电路图4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析时时计计数数器器和和分分计计数数器器大大同同小小异异，时时计计数数电电路路由由两两位位计计数数芯芯片片74LS160构构成成的的二二十十四四进进制制计计数数器器，将将一一片片74LS160设设计计成成4进进制制加加法法计计数数器器，另另一一片片设设置置2进进制制加法计数器。加法计数器。个个位位计计数数状状态态为为QD QC

27、 QB QA=0100，十十位位计计数数状态为状态为QD QC QB QA=0010时，要求计数器归零。时，要求计数器归零。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析 将将个个位位QC、十十位位QB通通过过一一个个与与非非门门接接至至个个位位、十十位位计计数数器器的的异异步步清清零零端端CR，平平时时通通过过与与非非门门输输出出地地信信号号为为高高电电平平，当当计计数数到到0010 0100（十十进进制制24）时时，输输出出地地信信号号为为低低电电平平，十十位位和和个个位位同同时时清清零零，从从而而构构成成24进制计数器。进制计数器。函函数数发发生生器

28、器产产生生的的脉脉冲冲输输入入至至芯芯片片74LS160，即即从从00开开始始计计时时，到到23后后，若若再再来来脉脉冲冲则则整整体体置置零零，变变为为00，重新开始计时。，重新开始计时。4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析（3）秒、分、时之间的进位电路）秒、分、时之间的进位电路图4.4秒、分、时之间的进位电路4.2)时、分、秒计数器时、分、秒计数器4 4 电路设计计算与分析电路设计计算与分析 秒秒、分分、时时之之间间的的进进位位电电路路电电路路实实现现了了秒秒位位向向分分位位，分分位位向向时时位位之之间间的的进进位位输输入入，将将秒秒、分分、时

29、时之之间间有有效效的联系起来。的联系起来。当当秒秒计计数数为为60时时需需要要向向分分个个位位进进位位输输出出，芯芯片片74LS160为为下下降降沿沿有有效效，当当秒秒十十位位QC、QB通通过过一一个个与与非非门门接接至至分分个个位位的的进进位位输输入入端端，当当秒秒十十位位由由0101变变为为0110时时，通通过过与与非非门门的的信信号号由由1变变为为了了0，给给分分个个位一个进位输入，同时秒十位也置位一个进位输入，同时秒十位也置0。同同样样，当当分分计计数数器器为为60时时分分十十位位QC、QB通通过过一一个个与与非非门门接接至至时时个个位位的的进进位位输输入入端端，当当分分十十位位由由0

30、101变变为为0110时时，通通过过与与非非门门的的信信号号由由1变变为为了了0，给给分分个个位一个进位输入，同时分十位也置位一个进位输入，同时分十位也置0。4.3)译码和显示电路译码和显示电路4 4 电路设计计算与分析电路设计计算与分析图4.5译码显示电路4.3)译码和显示电路译码和显示电路4 4 电路设计计算与分析电路设计计算与分析 计计数数器器实实现现了了对对时时间间的的累累计计以以8421BCD码码形形式式输输出出，显显示示译译码码电电路路将将计计数数器器的的输输出出数数码码转转换换为为数数码码显显示示器器件件所所需需要要的的输输出出逻逻辑辑和和一一定定的的电电流流，从从而而变变成成相

31、相应应的的数字。数字。74LS48是是BCD-7段段译译码码器器/驱驱动动器器，输输出出高高电电平平有有效效，用于驱动用于驱动LED七段共阴极显示数码管。七段共阴极显示数码管。将将“秒秒”、“分分”、“时时”计计数数器器的的每每位位输输出出经经过过译译码码电电路路后后再再分分别别接接到到相相应应七七段段译译码码器器的的输输入入端端，便便可可进行不同数字的显示。进行不同数字的显示。4.4)校时电路校时电路4 4 电路设计计算与分析电路设计计算与分析图4.6 校时电路4.4)校时电路校时电路4 4 电路设计计算与分析电路设计计算与分析 校校时时电电路路是是数数字字钟钟不不可可缺缺少少的的部部分分，

32、当当数数字字钟钟与与实实际际时间不符时，需要根据标准时间进行校时。时间不符时，需要根据标准时间进行校时。J2是是时时校校正正开开关关。不不校校正正时时，J2开开关关是是连连接接上上面面的的，即即连连接接正正常常计计数数。当当校校正正时时位位时时，首首先先截截断断正正常常的的计计数数通通路路，然然后后再再进进行行人人工工出出触触发发计计数数加加到到需需要要校校正正的的计计数数单单元元的的输输入入端端，校校正正好好后后，再再转转入入正正常常计计时时状状态态即可。即可。4.4)校时电路校时电路4 4 电路设计计算与分析电路设计计算与分析 根根据据要要求求，数数字字钟钟应应具具有有分分校校正正和和时时

33、校校正正功功能能，因因此此，校校“时时”时时，断断开开“秒秒”和和“分分”的的进进位位脉脉冲冲输输入入，校校正正“分分”和和校校正正“时时”类类似似。并并采采用用正正常常计计时时信信号号与校正信号可以随时切换的电路接入其中。与校正信号可以随时切换的电路接入其中。需需要要把把J1开开关关拨拨至至下下面面，即即接接通通校校时时电电路路，然然后后用用手手拨拨动动J1开开关关，来来回回拨拨动动一一次次，就就能能使使时时位位增增加加1，根根据据需需要要去去拨拨动动开开关关的的次次数数，校校正正完完毕毕后后把把J1开开关关拨拨至至上面，即正常计数。上面，即正常计数。P183 图图5.1.5利利用用RS触触

34、发发器器消消除除机机械械开开关关振振动动的的影影响。响。4.5)整点报时电路整点报时电路4 4 电路设计计算与分析电路设计计算与分析图4.7 整点报时电路4.5)整点报时电路整点报时电路4 4 电路设计计算与分析电路设计计算与分析 一一般般时时钟钟都都应应具具备备整整点点报报时时电电路路功功能能，即即在在时时间间出出现现整整点点前前数数秒秒内内，数数字字钟钟会会自自动动报报时时，以以示示提提醒醒。其其作作用方式是发出连续的或有节奏的音频声波。用方式是发出连续的或有节奏的音频声波。根根据据要要求求，电电路路应应在在整整点点前前10秒秒钟钟内内开开始始整整点点报报时时，每每隔隔一一秒秒鸣鸣叫叫一一

35、次次，每每次次持持续续时时间间为为一一秒秒，共共鸣鸣叫叫5次次，即即当当时时间间在在59分分51秒秒到到59分分59秒秒期期间间时时，报报时时电路报时控制信号。电路报时控制信号。4.5)整点报时电路整点报时电路4 4 电路设计计算与分析电路设计计算与分析 报报时时电电路路因因为为分分计计数数器器和和秒秒计计数数器器从从59分分51秒秒到到59分分59秒秒计计数数的的过过程程中中，只只有有秒秒个个位位计计数数器器计计数数，分分十十位位、分分个个位位、秒秒十十位位计计数数器器的的状状态态不不变变，分分别别为为QD4 QC4 QB4 QA4=0101（分分十十位位），QD3 QC3 QB3 QA3=

36、1001(分分个个位位)，QD2 QC2 QB2 QA2=0101，所所以以QC4=QA4=QD3=QA3=QC2=QA2=1不不变变，设设Y1=QC4 QA4 QD3 QA3 QC2 QA2，在在51、53、55、57、59秒秒时时QA1=1，QD1=0，由由此此可可写写出出整整点点报报时时电电路路的的逻逻辑辑表表达达式式为为：Y2=Y1 QA1 QD1+Y1 QA1 。5 5 元器件明细表元器件明细表译码器译码器74LS48 6个个计数器计数器74LS160 6个个与非门与非门74LS00 6个个与非门与非门74LS20 4个个电阻电阻1K 1个个分频器分频器4040 2个个电容电容50nF 2个个电阻电阻51 1个个5 5 元器件明细表元器件明细表非门非门74LS04 5个个电阻电阻360 42个个电阻电阻10K 2个个共阴极数码管共阴极数码管 6个个三极管三极管 1个个晶体振荡器晶体振荡器 1个个发光二极管发光二极管 1个个单刀双掷开关单刀双掷开关 4个个演讲完毕，谢谢观看！