EDA技术第02讲PLD55932558uvr.pptx
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_1.gif)
![资源得分’ title=](/images/score_05.gif)
《EDA技术第02讲PLD55932558uvr.pptx》由会员分享,可在线阅读,更多相关《EDA技术第02讲PLD55932558uvr.pptx(59页珍藏版)》请在淘文阁 - 分享文档赚钱的网站上搜索。
1、HYIT第二讲可编程逻辑器件PLD1HYIT内容提要出现背景 各可编程器件简介 基本结构和原理2HYIT数字电路课程的回顾布尔函数数字系统数学基础(卡诺图)数字电路设计的基本方法:组合电路设计问题逻辑关系真值表化简逻辑图时序电路设计列出原始状态转移图和表状态优化状态分配触发器选型求解方程式逻辑图3HYIT使用中、小规模器件设计电路(74、54系列)编码器(74LS148)译码器(74LS154)比较器(74LS85)计数器(74LS193)移位寄存器(74LS194)4HYIT设计方法的局限卡诺图只适用于输入比较少的函数的化简。采用“搭积木”的方法的方法进行设计。必须熟悉各种中小规模芯片的使用
2、方法,从中挑选最合适的器件,缺乏灵活性。设计系统所需要的芯片种类多,且数量很大。采用中小规模器件的局限电路板面积很大,芯片数量很多,功耗很大,可靠性低提出提高芯片的集成度的需要设计比较困难提出方便地发现设计错误的需要电路修改很麻烦提出提供方便的修改手段的需要5HYITPLD:Programmable Logic Devices可编程器件6HYIT电路集成度不断提高SSIMSILSIVLSI计算机技术发展使EDA技术得到广泛应用设计方法的发展自下而上自上而下用户需要设计自己需要的专用电路专用集成电路(ASICApplication Specific Integrated Circuits)开发周
3、期长,投入大,风险大可编程器件PLD:开发周期短,投入小,风险小出现背景7HYIT基本结构和原理PLD基本理论依据(P19)任何组合电路都可表示为其所有输入信号的最小项的和或者最大项的积的形式。时序电路包含可记忆器件(触发器),其反馈信号和输入信号通过逻辑关系再决定输出信号。8HYIT符号9HYITPLD的基本电路模块r 互补输入r 与阵列模块r 或阵列的模块r 输出反馈电路模块r 查找表模块10HYITPLD的互补输入PLD中或阵列的模块PLD中与阵列模块11HYIT阵列线连接表示 12HYITPLD器件的基本模型13HYITPLD输出反馈电路模块D QD Q到输入 来自或逻辑输出组合逻辑输
4、出时序逻辑输出14HYIT查找表 LUT L Look-ook-U Up p T Tableable实际逻辑电路LUT的实现方式a,b,c,d 输入逻辑输出地址RAM中存储的内容00000000000001000010.0.0111111111115HYIT各可编程器件简介 1PLD器件的分类按编程工艺1PLD器件的分类按集成度1关于可编程1数字电子系统的实现方式16HYITPLD器件的分类按编程工艺熔丝编程器件:由可以用电流熔断的熔丝组成。反熔丝编程器件主要通过击穿介质达到连通线路的目的。Actel的FPGA器件体积小,集成度高,速度高,易加密,抗干扰,耐高温。只能一次编程,在设计初期阶段不
5、灵活SRAM型大多数公司的FPGA器件可反复编程,实现系统功能的动态重构每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序EEPROM型大多数CPLD器件可反复编程不用每次上电重新下载,但相对速度慢,功耗较大17HYITPLD器件的分类按集成度可编程逻辑器件可编程逻辑器件低密度可编程逻辑器件低密度可编程逻辑器件(LDPLD)(LDPLD)PROMPROMPLAPLAPALPALGALGALEPLDEPLDCPLDCPLDFPGAFPGA高密度可编程逻辑器件高密度可编程逻辑器件(HDPLD)(HDPLD)18HYITPROMPROM表达的表达的PLD图阵列图阵列用用PROM完成半加器逻
6、辑阵列完成半加器逻辑阵列(Programmable Read Only Memory)19HYITPROM与阵列为全译码阵列,器件的规模将随着输入信号数量n的增加成指数级增长。因此PROM一般只用于数据存储器,不适于实现逻辑函数。EPROM和EEPROM20HYITPLA可编程逻辑阵列,它由一个“与”平面和一个“或”平面构成,两个平面均可编程的。PLA的内部结构在简单PLD中有最高的灵活性。软件算法复杂,编程后器件运行速度慢(Programmable Logic Array)21HYITPAL与阵列可编程使输入项增多,或阵列固定使器件简化。简化了编程算法,提高了运行速度。输出I/O 方式单一;
7、一次可编程。(Programmable Array Logic)22HYITGAL与PAL器件的区别:用可编程的输出逻辑宏单元(OLMC)代替固定的或阵列,可实现输出方式编程;采用EEPROM工艺,能够电擦除重复编程GAL16V8,GAL22V10(Generic Array Logic)逻辑宏单元OLMC23HYITGAL器件的OLMCOutput Logic Macro Cell每个OLMC包含或阵列中的一个或门组成:异或门:控制输出信号的极性D触发器:适合设计时序电路4个多路选择器输出使能选择反馈信号选择或门控制选择输出选择24HYIT25HYIT早期PLD器件特点 可以实现速度特性较好
8、的逻辑功能简单的结构也使它们只能实现规模较小的电路解决出路:Altera和Xilinx分别推出了类似于PAL结构的扩展型CPLD(Complex Programmab1e Logic Dvice)和与标准门阵列类似的FPGA(Field Programmable Gate Array)26HYIT二十世纪八十年代中期,ALTERA(阿特喇)公司推出了EPLD(Erasable PLD)器件,EPLD器件比GAL器件有更高的集成度,采用EPROM工艺或EEPROM工艺,可用紫外线或电擦除,适用于较大规模的可编程电路,也获得了广泛的应用。EPLD(Erasable PLD)27HYITCPLDCP
9、LD是基于乘积项(Product-Term)技术,EEPROM(或Flash)工艺。EEPROM工艺的CPLD密度小,多用于5,000门以下的小规模设计,适合做复杂的组合逻辑,如译码。(Complex Programmable Logic Device)28HYITCPLD内部结构(Altera的MAX7000S系列)逻辑阵列模块I/O单元连线资源逻辑阵列模块中包含多个宏单元29HYIT乘积项逻辑阵列乘积项选择矩阵可编程触发器MAX7000系列的宏单元结构图30HYIT宏单元(Marocell)宏单元是PLD的基本结构,由它来实现基本的逻辑功能。图中蓝色部分是多个宏单元的集合。可编程连线(PI
- 配套讲稿:
如PPT文件的首页显示word图标,表示该PPT已包含配套word讲稿。双击word图标可打开word文档。
- 特殊限制:
部分文档作品中含有的国旗、国徽等图片,仅作为作品整体效果示例展示,禁止商用。设计者仅对作品中独创性部分享有著作权。
- 关 键 词:
- EDA 技术 02 PLD55932558uvr
![提示](https://www.taowenge.com/images/bang_tan.gif)
限制150内