袁佩宏第四单元_集成逻辑门电路和组合逻辑门电路.ppt

《袁佩宏第四单元_集成逻辑门电路和组合逻辑门电路.ppt》由会员分享，可在线阅读，更多相关《袁佩宏第四单元_集成逻辑门电路和组合逻辑门电路.ppt（46页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第四单元第四单元 集成逻辑门电路和组集成逻辑门电路和组合逻辑门电路合逻辑门电路本单元重点知识点本单元重点知识点1 1、三态门和、三态门和OCOC门逻辑应用。门逻辑应用。2 2、组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法。3 3、编码器和译码器的实践应用编码器和译码器的实践应用。4 4、数据选择器和全加器的实践应用数据选择器和全加器的实践应用。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 数字集成电路按照其内部使用的晶体管种类数字集成电路按照其内部使用的晶体管种类不同，可

2、以分为不同，可以分为双极型双极型数字集成电路和金属氧数字集成电路和金属氧化物半导体场效应管集成电路（即化物半导体场效应管集成电路（即MOS电路）。电路）。双极型数字集成电路也有很多种类，其中应用双极型数字集成电路也有很多种类，其中应用最多的是最多的是TTL电路。电路。MOS电路也有很多种类，电路也有很多种类，其中应用最多的是其中应用最多的是CMOS电路。电路。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第一节第一节 TTL TTL电路电路一、一、TTLTTL与非门的工作原理与非门的工作原理 TTL TTL型电路：输入和输出端结构都采型电路：输入和输出端结构都采

3、用了半导体晶体管，称之为用了半导体晶体管，称之为:TransistorTransistor Transistor Logic Transistor Logic。TTL TTL电路的电源统一规定为电路的电源统一规定为+5V+5V。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路+5VABR1V1R2V2R3L=ABR4R5V3V4V5输入级输入级输出级输出级中间级中间级ABL逻辑功能：逻辑功能：全全1 1出出0,0,有有0 0出出1 1TTLTTL与非门与非门第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路悬空的输入端相当于接高电平。悬

4、空的输入端相当于接高电平。为了防止干扰，可将悬空的输入端接高电平。为了防止干扰，可将悬空的输入端接高电平。通通 用用：IO=0.4mA要求要求UOH2.4V 典型值：输出高电平典型值：输出高电平 UOH=3.4V 1 1、输出、输出高电平高电平U UOHOH输出高电平将随着拉电流的增大而降低。输出高电平将随着拉电流的增大而降低。TTL电路的典型参数：电路的典型参数：第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 典型值：输出低电平典型值：输出低电平 UOL=0.3V 通通 用：用：I IO O=12.8mA=12.8mA要求要求 UOL=0.4V 通常通常TTL

5、电路的灌电流能力大于拉电流电路的灌电流能力大于拉电流能力。称能力。称“易灌拉易灌拉”2 2、输出、输出低电平低电平U UOL OL 输出低电平将随着灌电流的增大而升高。输出低电平将随着灌电流的增大而升高。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 3 3、输入漏电流输入漏电流I IIH IH 就是发射结的反向漏电流。电路在输入端就是发射结的反向漏电流。电路在输入端高电平时，有电流从输入端流入（在多级高电平时，有电流从输入端流入（在多级门电路相连时，此电流即为前几门电路的门电路相连时，此电流即为前几门电路的拉电流）为减轻负载，这一电流应越小越拉电流）为减轻负载

6、，这一电流应越小越好。好。4 4、输入短路电流输入短路电流I IIS IS 电路在输入端对地短路时，有电流从输入电路在输入端对地短路时，有电流从输入端流出（在多级门电路相连时，此电流即端流出（在多级门电路相连时，此电流即为前级门电路的灌电流）为减轻负载，这为前级门电路的灌电流）为减轻负载，这一电流应越小越好。一电流应越小越好。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 5.5.扇出系数扇出系数N N。门电路的输出端所能驱动同类门电路最大门电路的输出端所能驱动同类门电路最大个数，称为

7、该门电路的扇出系数个数，称为该门电路的扇出系数N N，也称，也称负载能力。一般负载能力。一般N8N8。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 6.6.电源电流：电源电流：电路工作时的工作总电流（当然会因为输电路工作时的工作总电流（当然会因为输入电平的不同工作电流也会不同，单取大入电平的不同工作电流也会不同，单取大的）。的）。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 7.7.平均传输延迟时间平均传输延迟时间tpd tpd。在与非门输入端加上一个脉冲电压，则在与非门输入端加上一个脉冲电压，则输出电压将对输入电压有一定的时

8、间延迟，输出电压将对输入电压有一定的时间延迟，从输入脉冲上升沿的从输入脉冲上升沿的50%50%处起到输出脉冲处起到输出脉冲下降沿的下降沿的50%50%处的时间叫做上升延迟时间处的时间叫做上升延迟时间tpd1tpd1；从输入脉冲下降沿的；从输入脉冲下降沿的50%50%处到输出处到输出脉冲上升沿的脉冲上升沿的50%50%处的时间叫做下降延迟处的时间叫做下降延迟时间时间tpd2tpd2。平均传输延迟时间。平均传输延迟时间tpdtpd定义为定义为tpd1tpd1与与tpd2tpd2的平均值，即：的平均值，即：tpd=（tpd1+tpd）/2 TTL门电路的阈值电压门电路的阈值电压 UT=1.4V当当U

9、I UT 时，时，UI=“1”，UIUT 时，时，UI=“0”（3）.传输特性传输特性 门电路的输出电压随着输入电压变动的情门电路的输出电压随着输入电压变动的情况，称为传输特性。况，称为传输特性。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、三态门二、三态门三态门与一般门电路不同，它的输三态门与一般门电路不同，它的输出端除了出现高电平、低电平外，出端除了出现高电平、低电平外，还有输出悬空状态，即高阻态（亦还有输出悬空状态，即高阻态（亦称禁止态），由于电路输出有高电称禁止态），由于电

10、路输出有高电平、低电平外、高阻态三种状态，平、低电平外、高阻态三种状态，故称为三态门，但并不是故称为三态门，但并不是3个逻辑值个逻辑值电路，逻辑值永远只有电路，逻辑值永远只有0 0，1 1两种。两种。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路+5VABR1V1R2V2R3LR4R5V3V4V5EABL EEN三态门三态门结构结构当当EN=1时，正常工作；时，正常工作；当当EN=0时，高阻状态。时，高阻状态。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路三态门三态门应用应用三态与非门的最重要的用途就三态与非门的最重要的用途就是可

11、向一条导线（又称总线）是可向一条导线（又称总线）上上轮流轮流传送几组来源不同的数传送几组来源不同的数据。但据。但必须必须保证任何时间里最保证任何时间里最多只有一个三态门处于有效工多只有一个三态门处于有效工作状态，否则就有可能发生几作状态，否则就有可能发生几个门同时处于工作状态，而使个门同时处于工作状态，而使输出状态不正常的现象。输出状态不正常的现象。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路+5VABR1V1R2V2R3LV5ABL三、三、OC门门结构结构集电极开路集电极开路第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路ABL

12、1ABL2ABL3+Ucc L=L1L2L3RcOCOC门的线与接法：门的线与接法：使用使用OCOC门的关键是选择门的关键是选择外接外接R RL L和电源和电源:根据带负载情根据带负载情况确定。况确定。一般与非门电路不允许采一般与非门电路不允许采用线与接法。用线与接法。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第二节第二节 MOS MOS电路电路一、场效应管简介一、场效应管简介 场效应管是一种电压型控制器件；其主要特点是：工作场效应管是一种电压型控制器件；其主要特点是：工作时输入端采用电压进行控制，不需要输入电流。场效应管具时输入端采用电压进行控制，不需要输

13、入电流。场效应管具有输入电阻高，受温度，辐射等外界条件影响小，功耗小，有输入电阻高，受温度，辐射等外界条件影响小，功耗小，便于集成等优点。便于集成等优点。它依靠半导体中多数载流子进行导电，又称为单极型半导体它依靠半导体中多数载流子进行导电，又称为单极型半导体管。管。场效应管场效应管分为分为结型和绝缘栅型（结型和绝缘栅型（MOSMOS型）型）两种；两种；MOSMOS型器件型器件从导电沟道上分：分为从导电沟道上分：分为N NMOSMOS型、型、P PMOSMOS型型从特性上分：分为增强型、耗尽型从特性上分：分为增强型、耗尽型1 1、NMOSNMOS增强型场效应管增强型场效应管第四单元第四单元 集成

14、逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路gdsgds+UDDUiUoR1、NMOS增强增强型场效应管型场效应管漏极漏极栅极栅极源极源极第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、二、NMOS电路电路 1、NMOS非门非门gds+UDDUiUo当当Ui为低电平，截止，为低电平，截止，Uo为高电平为高电平当当Ui为高电平，导通，为高电平，导通，Uo为低电平为低电平R第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、二、NMOS电路电路 2、有源负载有源负载NMOS非门非门为为得到较得到较低低的输出的输出电平，电平

15、，负载管的负载管的电阻要大，故而它的导电沟道做得电阻要大，故而它的导电沟道做得细而长。细而长。gds+UDDUiUo负载管负载管工作管工作管第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、二、NMOS电路电路 2、NMOS与与非门非门 NMOS与非门电路输出的与非门电路输出的低电平会随着工作管数目低电平会随着工作管数目的增大而上升，因此这种的增大而上升，因此这种与非门的输入端个数不宜与非门的输入端个数不宜超过超过3个。个。A+UDDUo负载管负载管工作管工作管B工作管工作管第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、二、N

16、MOS电路电路 2、NMOS或或非门非门 NMOS或非门电路，由于或非门电路，由于工作管是并联工作的，输工作管是并联工作的，输出的低电平不会随着工作出的低电平不会随着工作管数目的增大而上升，因管数目的增大而上升，因此此NMOS或非门应用比与或非门应用比与非门更广泛。非门更广泛。A+UDDUo负载管负载管B第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路2、CMOS门电路门电路 CMOS CMOS门电路是由门电路是由N N沟道沟道MOSMOS管和管和P P沟道沟道MOSMOS管互补而成。管互补而成。CMOS非门逻辑关系：非门逻辑关系：当当Vi为低电平时，为低电平时，

17、VN截止，截止，VP导通。导通。VOVDD，输出为高电平。，输出为高电平。当当Vi为高电平时，为高电平时，VN导通，导通，VP截止，截止，VO0V，输出为低电平。，输出为低电平。由由于于CMOSCMOS非非门门电电路路工工作作时时总总有有一一个个管管子子导导通通，所所以以当当带带电电容容负载时，给电容充电和放电都比较快。负载时，给电容充电和放电都比较快。VOVDDVPVNVOVDDVPVN第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路TTL电路与电路与CMOS电路的比较电路的比较1.构成：构成：CMOS是场效应管构成，是场效应管构成，TTL为双极晶体管为双极晶体

18、管构成构成。2.电源电压：电源电压：CMOS的电源电压范围比较大（的电源电压范围比较大（318V），），TTL只能在只能在5V下工作下工作。3.输出电压：输出电压：CMOS的高低电平之间相差比较大（的高低电平之间相差比较大（Vdd/0V)、抗干扰性强，抗干扰性强，TTL则相差小（则相差小（2.4V/0.4V)，抗干扰能，抗干扰能力差力差。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路TTL电路与电路与CMOS电路的比较电路的比较4.功耗：功耗：CMOS功耗很小，功耗很小，TTL功耗较大（功耗较大（15mA/门）。门）。5.工作频率：工作频率：CMOS的工作频率较

19、的工作频率较TTL略低，但是高速略低，但是高速CMOS速速度与度与TTL差不多相当。差不多相当。6.门坎电平：门坎电平：CMOS门坎电平约为电源电压的一半门坎电平约为电源电压的一半,TTL门坎电平门坎电平约为约为1.4V。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路TTL电路与电路与CMOS电路的比较电路的比较7.输入端：输入端：TTL电路输入端悬空相当与输入高电平。电路输入端悬空相当与输入高电平。CMOS电电路不允许输入端悬空。路不允许输入端悬空。8.负载能力：负载能力：TTL驱动电流绝对值较大，但驱动能力的指标驱动电流绝对值较大，但驱动能力的指标扇出系数是

20、以驱动同类门为前提的，所以扇出系数是以驱动同类门为前提的，所以TTL的扇的扇出系数并不大；出系数并不大；CMOS驱动电流绝对值较小，但驱动电流绝对值较小，但CMOS电路的输入电流约为电路的输入电流约为0，所以，所以CMOS的扇出系的扇出系数反而大。数反而大。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第三节第三节 组合逻辑电路的分析与设计方法组合逻辑电路的分析与设计方法组合电路组合电路时序电路时序电路功能：功能：输出输出只取决于只取决于当前的输入当前的输入 数数字字电电路路组成：组成：门电路，不存在记忆元件门电路，不存在记忆元件功能：功能：输出取决于输出取决于

21、当前的输入当前的输入 原来的状态原来的状态组成：组成：门电路门电路记忆元件记忆元件例如：编码器、译码器、数据选择器等例如：编码器、译码器、数据选择器等例如：寄存器、记数器等例如：寄存器、记数器等 第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路一、组合逻辑电路的分析方法一、组合逻辑电路的分析方法分析步骤分析步骤：给定逻辑图给定逻辑图 电路逻辑功能电路逻辑功能分析分析1 1、由给定的逻辑图逐级写出逻辑函数式；、由给定的逻辑图逐级写出逻辑函数式；2 2、对函数式进行化简，化简成最简、对函数式进行化简，化简成最简与或式与或式；3 3、列出真值表，得出电路的逻辑功能。、列

22、出真值表，得出电路的逻辑功能。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、组合逻辑电路的设计方法二、组合逻辑电路的设计方法设计步骤设计步骤：给出逻辑功能给出逻辑功能 画出逻辑图画出逻辑图设计设计1 1、分析实际问题的逻辑含义，列出真值表；、分析实际问题的逻辑含义，列出真值表；2 2、根据真值表列出函数式，化简为最简、根据真值表列出函数式，化简为最简与或式与或式；3 3、根据最简与或式画出逻辑电路图。、根据最简与或式画出逻辑电路图。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第四节第四节 常用中规模集成组合逻辑电路常用中规模

23、集成组合逻辑电路 一、编码器一、编码器 编码器是把编码器是把 信号信号转换为转换为二进制码二进制码 的组合逻辑电路。的组合逻辑电路。功能：功能：一组高低电平一组高低电平 二进制码二进制码以以8421BCD8421BCD编码器为例，熟悉编码器的设计过程和工作原理。编码器为例，熟悉编码器的设计过程和工作原理。编编码码器器Y0Y1Y2Y9DCBA二进制代码二进制代码 (8421BCD)(8421BCD)一组一组高低电平高低电平第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二、译码器二、译码器 与编码器功能相反的逻辑电路就是译码器。与编码器功能相反的逻辑电路就是译码器。

24、编码器是把编码器是把 二进制码二进制码 转换转换 信号信号 为的组合逻辑电路。为的组合逻辑电路。功能：功能：二进制码二进制码 一组高低电平一组高低电平 以以2/42/4译码器为例，熟悉译码器的设计过程和工作原理。译码器为例，熟悉译码器的设计过程和工作原理。24 线线译码器译码器BAY0Y1Y2Y3E一组高低电平一组高低电平二进制码二进制码使能端使能端3/83/8译码器译码器输入选择输入选择允许允许(使能使能)输出输出数数 据据 输输 出出1234567816151413121110974LS138第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第四单元第四单元 集

25、成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路三、译码显示器三、译码显示器 数字系统中，常需要将运算结果用人们习惯的十进制数字系统中，常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示出来，这就要用到显示译码器显示译码器。1、七段译码器工作原理、七段译码器工作原理 例如：当例如：当a=b=c=d=e=f=1,g=0时，时，显示显示0BCD数码显示译码器数码显示器abcdefg每一字段为发光二极管每一字段为发光二极管第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路2、译码显示器、译码显示器abcdefgabcdefgDCBA74LS48组成组成：

26、BCD-七段译码器七段译码器 数码显示器（共阴极）数码显示器（共阴极）例如：当例如：当DCBA=0110时，时，74LS48的输出的输出abcdefg=1011111,数码显示器显示数码显示器显示6。0 01 11 10 0第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路 从一组数据中选择一路信号进行传输的电路，从一组数据中选择一路信号进行传输的电路，称为称为数据选择器数据选择器。S0S1 I3 I2 I1 I0Y 控制信号控制信号输输入入信信号号输输出出信信号号数据选择器类数据选择器类似多路开关。似多路开关。选择哪一路信选择哪一路信号由相应的一号由相应的一组控制

27、信号控组控制信号控制。制。四、数据选择器四、数据选择器例如：例如：当当S1S0=10时，时，Y=I2第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路常用数据选择器：集成8选1数据选择器74LS151第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路aibici-1sici全全加加器器六、全加器六、全加器既考虑加数、被加数又考虑低位的进位位。既考虑加数、被加数又考虑低位的进位位。ai-加数加数 bi-被加数被加数 ci-1-低位的进位；低位的进位；si-本位和；本位和；ci-进位。进位。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成

28、逻辑门电路和组合逻辑门电路用两片用两片74LS18374LS183 构成的全加器逻辑图：构成的全加器逻辑图：1(1)c01A 1B 1Cn-11Sn1Cns0A0B02A 2B 2Cn-12Sn2Cns1A1B12(1)c21A 1B 1Cn-11Sn1Cns2A2B22A 2B 2Cn-12Sn2Cns3A3B3 c1输入输入:A:a3 a2 a1 a0 B:b3 b2 b1 b0输出输出:S:s3 s2 s1 s0第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路第五节第五节 数字集成电路数字集成电路使用时的注意事项使用时的注意事项一、负载与集成电路的连接一、负

29、载与集成电路的连接二二、不同类型集成电路的接口连接、不同类型集成电路的接口连接三三、多余输入端的处理、多余输入端的处理四四、逻辑电路中的竞争冒险、逻辑电路中的竞争冒险 第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路一、负载与集成电路的连接一、负载与集成电路的连接 TTL TTL逻辑电路的负载能力：易灌拉（输出逻辑电路的负载能力：易灌拉（输出低电平，灌电流比较容易实现；输出高电平拉低电平，灌电流比较容易实现；输出高电平拉电流做不好）。电流做不好）。在负载电流不大的情况下（十几毫安），在负载电流不大的情况下（十几毫安），LEDLED、小型继电器可直接用低电平驱动负载

30、。（如果小型继电器可直接用低电平驱动负载。（如果负载要求高电平驱动，则尽量改成低电平驱动负载要求高电平驱动，则尽量改成低电平驱动（用非门）。（用非门）。如果要求电流很大，可采用三极管、复合三极如果要求电流很大，可采用三极管、复合三极管驱动。管驱动。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路二二、不同类型集成电路的接口连接、不同类型集成电路的接口连接 由于由于TTL与与MOS电路电源电压不同，电路电源电压不同，两种电路之间的连接方法是必须要考虑的。两种电路之间的连接方法是必须要考虑的。1.TTL1.TTL驱动驱动CMOS 方法：方法：CMOSCMOS也采用也采

31、用+5V电源。电源。如果如果CMOS不采用不采用5V电源电源,则则TTL采用采用OC门或在两电路之间接入门或在两电路之间接入CMOS电平移动器。电平移动器。2.CMOS2.CMOS驱动驱动TTL 方法：方法：CMOSCMOS也采用也采用+5V电源。电源。如果如果CMOS不采用不采用5V电源则电源则CMOS采用采用OD门、在两电路之间接入门、在两电路之间接入CMOS缓冲器或用三极管作接口。缓冲器或用三极管作接口。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路三三、多余输入端的处理、多余输入端的处理 TTLTTL门电路的输入端悬空相当与输门电路的输入端悬空相当与输入

32、高电平，理论上可以悬空，但易引入高电平，理论上可以悬空，但易引入干扰。入干扰。COMSCOMS电路输入端不允许悬空，悬电路输入端不允许悬空，悬空易在造成电路损坏。空易在造成电路损坏。可以把可以把与门与门的多余输入端的多余输入端接高接高电电平、平、或门或门的多余输入端的多余输入端接地接地。也可以。也可以在不改变电路功能的前提下，把多余在不改变电路功能的前提下，把多余的输入端并联使用。的输入端并联使用。第四单元第四单元 集成逻辑门电路和组合逻辑门电路集成逻辑门电路和组合逻辑门电路四四、逻辑电路中的竞争冒险、逻辑电路中的竞争冒险 当电路要求某些输入信号是当电路要求某些输入信号是“同时同时”变变化的，但由于某种原因，它的变化有快有慢化的，但由于某种原因，它的变化有快有慢（这就是（这就是“竞争竞争”）就会使得电路的输出有）就会使得电路的输出有可能产生不应该产生的可能产生不应该产生的过渡过渡干扰脉冲（这就干扰脉冲（这就是是“冒险冒险”），这种现象称为），这种现象称为“竞争冒险竞争冒险”。消除竞争冒险的方法：消除竞争冒险的方法：（1 1）引入封锁脉冲）引入封锁脉冲（2 2）输出端接滤波电容）输出端接滤波电容（3 3）修改逻辑电路的设计）修改逻辑电路的设计谢谢！谢谢！