第13章 门电路和组合逻辑电路(电工学简明教程,第二版,秦曾煌).ppt

《第13章 门电路和组合逻辑电路(电工学简明教程,第二版,秦曾煌).ppt》由会员分享，可在线阅读，更多相关《第13章 门电路和组合逻辑电路(电工学简明教程,第二版,秦曾煌).ppt（54页珍藏版）》请在淘文阁 - 分享文档赚钱的网站上搜索。

1、第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 第第 13 章章门电路和组合逻辑电路门电路和组合逻辑电路第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 第第 13 章门电路和组合逻辑电路章门电路和组合逻辑电路13.1基本门电路及其组合基本门电路及其组合13.3CMOS 门电路门电路13.2TTL 门电路门电路13.4组合逻辑电路的分析和设计组合逻辑电路的分析和设计13.5加法器加法器13.6编码器编码器13.7译码器和数字显示译码器和数字显示*13.8半导体存

2、储器和可编程逻辑器件半导体存储器和可编程逻辑器件*13.9应用举例应用举例第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 一一类类称称为为模模拟拟信信号号，它它是是指指时时间间上上和和数数值值上上的的变变化化都都是是连连续续平平滑滑的的信信号号，如如图图(a)中中的的正正弦弦信信号号，处处理理模模拟拟信信号的电路称为号的电路称为模拟电路模拟电路。电子电路中的信号分为两大类：电子电路中的信号分为两大类：另另一一类类称称为为数数字字信信号号，它它是是指指时时间间上上和和数数值值上上的的变变化化都都是是不不连连续续的的，如如图图(b

3、)中中的的信信号号，处处理理数数字字信号的电路称为信号的电路称为数字电路数字电路。(b)(a)第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.1基本门电路及其组合基本门电路及其组合13.1.1逻辑门电路的基本概念逻辑门电路的基本概念门电路：实现各种逻辑关系的电路。门电路：实现各种逻辑关系的电路。分分析析逻逻辑辑电电路路时时只只用用两两种种相相反反的的工工作作状状态态，并并用用 1 或或 0 表表示示。如如开开关关接接通通用用 1 表表示示，开开关关断断开开用用 0 表表示示。灯灯亮亮可可用用 1 表示，灯灭可用表示，灯灭

4、可用 0 表示。表示。正正逻逻辑辑系系统统：高高电电位位用用 1 表示，低电位用表示，低电位用 0 表示。表示。负负逻逻辑辑系系统统：高高电电位位用用 0 表示，低电位用表示，低电位用 1 表示。表示。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 1与与逻辑逻辑如如(a)图所示。图所示。全部条件具备结果才发生全部条件具备结果才发生记为记为：A B=Y2或或逻辑逻辑如如(b)图所示。图所示。一一个个或或一一个个以以上上条条件件具具备备结果就发生。结果就发生。记为记为：A+B=Y3非逻辑非逻辑如如(c)图图条件具备结果条件具备结

5、果不不发生发生；条件条件不不具备结果发生具备结果发生第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.1.2分立元件基本逻辑门电路分立元件基本逻辑门电路1二极管二极管与与门电路门电路 +12 VABCDADBDCYR设设：uA=0，uB=uC=3 V 则则 DA导导通通，DB、DC 截止截止。uY=0.3 V uY=0.3 VY=0uA，uB，uC 中任意一个或两个为中任意一个或两个为 0，Y=0。设设：3 V 为为高高电电位位 1，0.3 V 为为低低电电位位 0，二二极极管管压降为管管压降为 0.3 V。第第第第131

6、31313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 +12VABCDADBDC设：设：uA=uB=uC=0DA、DB、DC 都导通都导通Y=0uY=0.3 VYuY=0.3 VRuY=3.3 V设：设：uA=uB=uC=3 V uY=3.3 V，Y=1DA、DB、DC 都导通都导通 +12VABCDADBDCYR第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 由由以以上上分分析析可可知知：只只有有当当 A、B、C 全全为为高高电电平平时时，输出端输出端 Y 才为高电平。正好符合

7、才为高电平。正好符合与与门的逻辑关系门的逻辑关系。结论：结论：与逻辑关系式：与逻辑关系式：Y=A B C与门逻辑状态表与门逻辑状态表ABCY00000000000111100001111010101011逻辑符号逻辑符号第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 例例：两输入两输入与与门波形图门波形图Y=A B第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 DA 12 VYABCDBDCR设：设：uA=3 V，uB=uC=0 V 则则 DA 导通导通。uY

8、=(3 0.3)V=2.7 V DB、DC 截止，截止，Y=1uY=2.7 VuA，uB，uC 中任意一个或两个为中任意一个或两个为 1，Y=1。2二极管二极管或或门电路门电路第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 DA 12VYABCDBDC设设：uA=uB=uC=3 VDA、DB、DC 都导通都导通uY=2.7 VuY=2.7 V，Y=1RuY=0.3V设设：uA=uB=uC=0 V DA、DB、DC 都导通都导通uY=0.3 V，Y=0DA 12VYABCDBDCR第第第第13131313章章章章 门电路和组合逻

9、辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 或或逻辑关系式：逻辑关系式：Y=A+B+C或或门逻辑状态表门逻辑状态表ABCY00010111110111100001111010101011结论结论：由由以以上上分分析析可可知知，当当 A、B、C 任任一一为为高高电电平平时时，输输出出端端 Y 才才为为高高电电平平。正正好符合好符合或或门的逻辑关系。门的逻辑关系。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 或或逻辑关系式：逻辑关系式：Y=A+B例：二输入例：二输入或或门波形图门波形图第第第第131313

10、13章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 3晶体管晶体管非非门电路门电路当当 A 为高电平时为高电平时(即即 A=1)晶体管饱和晶体管饱和集电极电位为低电平集电极电位为低电平(0 V 附近附近)即即Y=0当当 A 为低电平时为低电平时(即即 A=0)晶体管截止晶体管截止集电极电位为高电平集电极电位为高电平(近似等于近似等于 UCC)即即Y=1第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 结论结论：Y 等于等于 A 的非；记为的非；记为非门电路也称为反相器。非门电路也称为反

11、相器。逻辑符号逻辑符号波形图波形图第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.1.3基本逻辑门电路的组合基本逻辑门电路的组合1与非与非门电路门电路逻辑表达式逻辑表达式第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 2或非或非门电路门电路逻辑表达式逻辑表达式第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 3与或非与或非门电路门电路逻辑表达式逻辑表达式第第第第13131313章章章章 门

12、电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.2TTL 门电路门电路13.2.1TTL 与非与非门电路门电路第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 设设：uA=0.3V,uB=3.6V，则，则 VB1=(0.3+0.7)V=1VVY=5V UR2 ube3 uDVB1=1 VVY=3.6 VT2、T4 截止截止，T3导通导通。小小=(5 0.7 0.7)V=3.6 VY=11输入不全输入不全为为 1+5VABT1R1R2T2T3DT4R3R4Y+5VA B R1C1B1第第第第1

13、3131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 设设 uA=uB=3.6 V，输输入入端端全全部部是是高高电电平平，VB1 升升高高，足足以以使使 T2、T4 导导通通，VY=0.3 V，Y=0。且且 VB1=2.1 V，T1 发发射射结结全全部反偏。部反偏。VC2=UCE2+UBE4=(0.3+0.7)V=1 V，故，故 T3 截止。截止。2输入全输入全为为 1VB1=2.1 VVY=0.3 V+5VABT1R1R2T2T3DT4R3R4Y第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门

14、电路和组合逻辑电路 由以上分析可知：由以上分析可知：当当输输入入端端 A、B均均为为高高电电平平时时，输输出出端端 Y 为为低低电电平平。当当输输入入端端 A、B中中只只要要有有一一个个为为低低电电平平，输输出出端端Y 就就为为高高电平电平，正好符合正好符合与非与非门的逻辑关系。门的逻辑关系。ABY&与非与非门的逻辑功能：门的逻辑功能：全全 1 才才 0，有，有 0 则则 1。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 TTL 与与非非门门组组件件就就是是将将若若干干个个与与非非门门电电路路，经经过过集集成电路工艺制作在同

15、一芯片上成电路工艺制作在同一芯片上。&+UC14 13 12 11 10 9 8 1 2 3 4 5 6 7地地74LS00&74LS00 组件含有组件含有两个输入端的两个输入端的与与非非门四个。门四个。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 74LS20 四输入四输入 2 门门74LS00 两输入两输入4 门门第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.2.2三态输出与非门电路三态输出与非门电路E=1 时，二极管时，二极管 D 截止，截止，

16、Y=A B，同同 TTL 与非与非门。门。E=0 时时，VB1=1 V，T2、T4 截截止止；二二极极管管 D 导导通通，使使 VB3=1 V。T3 截止，截止，输出端开路输出端开路(高阻状态高阻状态)逻辑符号逻辑符号如图如图(b)、图图(c)所示所示第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.4组合逻辑电路的分析和设计组合逻辑电路的分析和设计13.4.1逻辑代数逻辑代数逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数：按一定逻辑规律进行运算的代数。逻辑代数逻辑代数不代表数不代表数，而是代表，而是代表两种相互对立的状

17、态两种相互对立的状态。逻辑代数中的变量称为逻辑变量。它只能取逻辑代数中的变量称为逻辑变量。它只能取 0 或或 1。1逻辑代数运算法则逻辑代数运算法则基本运算法则：基本运算法则：(1)0 A=0(2)1 A=A(3)A A=A(5)0+A=A(6)1+A=1(7)A+A=A第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 交换律交换律：结合律：结合律：分配律：分配律：证明证明：=A1+(B+C)+BC第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 吸收律：吸收律：

18、证：证：证：证：反演律反演律(摩根定律摩根定律)：第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 2逻辑函数的表示方法逻辑函数的表示方法(1)逻辑状态表逻辑状态表ABCY00000100000111100001111010101011(2)逻辑式逻辑式1)常采用常采用与与-或或表达式的形式；表达式的形式；2)在在状状态态表表中中选选出出使使函函数数值值为为 1 的的变量组合；变量组合；3)变变量量值值为为1的的写写成成原原变变量量，为为 0 的的写写成成反反变变量量，得得到到其其值值为为 1 的的乘乘积项组合积项组合。4)将将

19、这这些些乘乘积积项项加加起起来来(逻逻辑辑或或)得得到到与与-或或逻辑函数式。逻辑函数式。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 (3)逻辑图逻辑图由逻辑式得到逻辑图由逻辑式得到逻辑图ABC&111Y&第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 3逻辑函数的化简逻辑函数的化简 例例 1 应用逻辑代数运算法则化简下列逻辑式：应用逻辑代数运算法则化简下列逻辑式：解解 第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合

20、逻辑电路门电路和组合逻辑电路 13.4.2组合逻辑电路的分析组合逻辑电路的分析组组合合逻逻辑辑电电路路：逻逻辑辑电电路路在在某某一一时时刻刻的的输输出出状状态态仅由该时刻电路的输入信号所决定。仅由该时刻电路的输入信号所决定。已知组合逻辑电路图，确定它们的逻辑功能。已知组合逻辑电路图，确定它们的逻辑功能。分析步骤：分析步骤：(1)根据逻辑图，根据逻辑图，写出逻辑函数表达式写出逻辑函数表达式(2)对逻辑函数表达式对逻辑函数表达式化简或变换化简或变换(3)根据最简表达式根据最简表达式列出状态表列出状态表(4)由状态表由状态表确定逻辑电路的功能确定逻辑电路的功能第第第第13131313章章章章 门电路

21、和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 例例 2 分析下图逻辑电路的功能。分析下图逻辑电路的功能。状态表状态表A B Y0 0 00 1 11 0 11 1 0【功能功能】当当 A、B 取值取值不相同不相同时，输时，输出为出为 1；否则输出为否则输出为0。是是异或异或门。门。AB=1YY&AB&异或异或门符号门符号第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.4.3组合逻辑电路的设计组合逻辑电路的设计已知逻辑要求已知逻辑要求列出逻辑状态表列出逻辑状态表写出逻辑式写出逻辑式运用逻辑代数

22、化简运用逻辑代数化简画出逻辑图画出逻辑图第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 例例 3 试试设设计计一一逻逻辑辑电电路路供供三三人人(A、B、C)表表决决用用。每每人人有有一一按按键键，如如果果赞赞成成，就就按按电电键键，表表示示 1；如如果果不不赞赞成成，不不按按电电键键，表表示示 0；表表决决结结果果用用指指示示灯灯来来表表示示。如如果果多多数数赞赞成成，则则指指示示灯灯亮亮，Y=1；反反之之，则则灯灯不不亮亮，Y=0。解解(1)由题意列出逻辑状态表由题意列出逻辑状态表ABC 三个输入变量三个输入变量，共八种组合

23、共八种组合。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 00001111ABCY001100110101010100010111逻辑状态表逻辑状态表第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 (2)由逻辑状态表写出逻辑式由逻辑状态表写出逻辑式取取 Y=1 写逻辑式写逻辑式Y=A B C+A B C+A B C+A B C(3)化简逻辑式化简逻辑式Y=A B C+A B C+A B C+ABC+ABC+ABC =AB(C+C)+BC(A+A)+CA(B+

24、B)=AB+BC+CA第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 (4)由逻辑式画出逻辑图由逻辑式画出逻辑图&ABC1Y第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.5加法器加法器13.5.1半半加器加器 只只求求本本位位和和，不不考考虑虑低低位位的的进进位位。实现半加操作的电路称为半加器。实现半加操作的电路称为半加器。COSCABC=AB半加器逻辑图半加器逻辑图半加器逻辑符号半加器逻辑符号A、B 为两个加数为两个加数C 为向高位的进位为向高位的进

25、位S 为半加和为半加和状态表状态表A B C0 0 00 1 01 0 1 1 S010 11 0=1&ABSC第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.5.2全加器全加器被被加加数数、加加数数以以及及低低位位的的进进位位三三者者相相加加称称为为“全全加加”，实现全加操作的电路称为全加器，实现全加操作的电路称为全加器。Ci-1：来自低位的进位：来自低位的进位Ci：向高位的进位：向高位的进位AiBiCi-1Si00000001101110001111010010111011状态表状态表Ci01111000逻辑图逻辑图

26、逻辑符号逻辑符号第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 【例例】用用4个全加器组成一个逻辑电路以实现两个个全加器组成一个逻辑电路以实现两个4位的二进制数位的二进制数A1101（十进制为（十进制为13）和）和B1011（十进制为（十进制为11）的加法运算。）的加法运算。解：逻辑电路如图所示，和数是解：逻辑电路如图所示，和数是S11000（十进（十进制数为制数为24）四位串行进位加法器四位串行进位加法器第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.

27、6编码器编码器【编编码码】用用数数字字或或符符号号来来表表示示某某一一对对象象或或信信号号的的过过程程称称为为编码。编码。在在数数字字电电路路中中，一一般般用用的的是是二二进进制制编编码码，n 位位二二进进制制代码可以表示代码可以表示 2n 个信号。个信号。13.6.1二二-十进制编码器十进制编码器将将十十进进制制的的十十个个数数 0、1、2 9 编编成成二二进进制制代代码码的的电电路称二路称二-十进制编码器，这种二十进制编码器，这种二-十进制代码称十进制代码称 BCD 码码。1二进制代码的位数二进制代码的位数十个数码，取十个数码，取 n 等于等于 4。通常称为通常称为 10-4 线编码器线编

28、码器第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 2列编码表列编码表4 位位二二进进制制代代码码共共有有十十六六种种状状态态，取取任任何何十十种种状状态态都都可可以以表示表示 0 9 十个数。十个数。8421 编编码码是是在在 4 位位二二进进制制代代码码的的十十六六种种状状态态中中，取取出出前前十种状态十种状态，表示，表示 0 9 十个数，十个数，后六个状态去掉后六个状态去掉。8421 编码表编码表0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0

29、 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 3由编码表写出逻辑式由编码表写出逻辑式0 0 0 0 0 1 0 0 0 1 2 0 0 1 0 3 0 0 1 1 4 0 1 0 0 5 0 1 0 1 6 0 1 1 0 7 0 1 1 1 8 1 0 0 0 9 1 0 0 1 输输 入入十进制数十进制数输输 出出Y3

30、Y2Y1Y0(I0)(I1)(I2)(I3)(I4)(I5)(I6)(I7)(I8)(I9)第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 编编码码器器&+5V1k10Y30 1 2 3 4 5 6 7 8 9 01114由逻辑式画出逻辑图由逻辑式画出逻辑图Y2Y1Y0S0S1S2S3S4S5S6S7S8S9第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 *13.6.2优先编码器优先编码器根根据据请请求求信信号号的的优优先先级级别别，按按次次序序进进行行编编码

31、码。如如CT74LS147 型型 10 4 线优先编码器。线优先编码器。74LS147 型优先编码器的编码表型优先编码器的编码表输入输入输出输出1111111111111001101001111111111011011111111101110第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 13.7译码器和数字显示译码器和数字显示译译码码是是编编码码的的反反过过程程，将将二二进进制制代代码码按按编编码码时时的的原原意意翻译成对应的翻译成对应的信号或十进制数码信号或十进制数码(输出输出)。13.7.1二进制译码器二进制译码器例如：

32、例如：2 线线 4 线译码器、线译码器、3 线线 8 线译码器、线译码器、4 线线 16 线译码器等。线译码器等。现以现以 3 线线 8 线译码器线译码器 74LS138 为例说明为例说明其其输输入入 3 位位二二进进制制代代码码：ABC，输输出出 8 个个信信号号低低电电平平有效：有效：第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 现以现以 3 8 线译码器线译码器 74LS138 为例说明为例说明其余输出为其余输出为 1，ABC=000 时，时，1译码器的状态表译码器的状态表输入输入输出输出A B C0 0 00 0 1

33、0 1 00 1 11 0 01 1 01 0 11 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 02译码器逻辑式译码器逻辑式第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路&3译码器逻辑图译码器逻辑图1C AAB 11B C 第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合

34、逻辑电路 13.7.2二二-十进制显示译码器十进制显示译码器1半导体数码管半导体数码管将十进制数码管分成七个字段，每段为一个发光二极管。将十进制数码管分成七个字段，每段为一个发光二极管。abfgecdf g a be dc abcde fg共阴极接法共阴极接法+abcde fg共阳极接法共阳极接法第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 2七段显示译码器七段显示译码器 七七段段显显示示译译码码器器的的功功能能是是把把 8421 二二-十十进进制制代代码码译译成成对对应应于于数数码码管管的的七七个个字字段段信信号号，驱驱动

35、动数数码码管管显显示示出出相相应应的的十进制数码。十进制数码。74LS247 译译码码器器接接共共阳阳极极数数码码管管。它它有有四四个个输输入入端端 A0，A1，A2，A3 和七个输出端和七个输出端第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 三个输入控制端：三个输入控制端：A3 A0 均为零，数码管各段均熄灭。用来消除无效 0。第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 74LS247 七段字形显示译码器的状态表七段字形显示译码器的状态表A3 A2 A1 A0 显示显示字形字形0 00 00 00 00 00 00 00 00 00 01 10 00 00 01 11 10 00 01 11 11 11 11 10 00 00 00 00 00 00 00 00 00 01 10 00 01 10 00 00 01 10 00 00 0第第第第13131313章章章章 门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路门电路和组合逻辑电路 74LS247 与数码管的连接与数码管的连接74LS247A3A2A1A0abcdefg共阳极数码管共阳极数码管A3A2A1A0+5 VR来来自自计计数数器器